- 1、本文档共11页,其中可免费阅读4页,需付费150金币后方可阅读剩余内容。
- 2、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。
- 3、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
- 4、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
《数字逻辑实验》指导书
实验一Maxplus软件的大体操作
一、实验目的
1、熟悉Maxplus软件的大体操作,了解各类设计方式(原理图设计、文本设计、波
形设计)
2、熟悉VHDL语言,用VHDL语言写简单的程序
3、熟悉组合逻辑设计的一般方式
4、用VHDL语言设计一个异或门
二、实验原理
异或门是一种用途普遍的门电路。典型应用都是作为加法器的单元电路。
异或门是2输入门,若是恰好输入之一为1,则输出
文档评论(0)