同步八进制加法计数器版图设计.pdfVIP

  1. 1、本文档共27页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

同步八进制加法计数器版图设计

毕业设计论文

同步八进制加法计数器

吴彬

指导老师姓名张睿

:

专业名称:微电子技术

班级学号:

论文提交日期:2010年11月21日

论文答辩日期:2010年11月17日

2010年11月21日

I/27

同步八进制加法计数器版图设计

摘要

计数器是数字系统中应用最广泛的时序逻辑部件之一,所谓计数器就是计算输

入脉冲的个数。本设计是在LINUX环境下采用Cadence软件对同步八进制加法计数

器进行芯片原理图设计、输入、仿真以及版图设计、DRC验证和LVS验证。

【关键词】:计数器版图设计DRCLVS

I

同步八进制加法计数器版图设计

Abstract

Counterisadigitalsystem,themostwidelyusedoneofsequentiallogic

components,theso-calledcounteristocalculatethenumberofinputpulses.This

designisusedinLINUXCadencesoftwareenvironment,synchronouscounterchip

octaladditionschematicdesignentry,simulationandlayout,DRCandLVSverification

verification.

【Keywords】CounterLayoutdesignDesignRuleCheckLayout

VersusSchematic

II

同步八进制加法计数器版图设计

目录

绪论1

第一章Cadence软件介绍2

1.1Cadence软件简介2

第二章同步八进制加法计数器原理图3

2.1同步八进制加法计数器原理图设计过程3

2。2D触发器原理图设计4

2.3JK触发器原理图设计5

2。3同步八进制加法计数器原理5

第三章原理图仿真6

3。1D触发器仿真波形图6

3。2JK触发器仿真波形图7

3.3同步八进制加法计数器仿真波形图8

第四章同步八进制加法计数器版图设计9

4.1版图设计规则9

4。2D触发器版图设计10

4.3JK触发器版图设计11

4。4同步八进制加法计数器版图设计11

第五章DRC验证和LVS验证13

5.1DRC验证13

5.2LVS验证14

结论17

致谢18

参考文献19

附录A0.5um硅栅CMOS设计规则20

附录B同步八进制

文档评论(0)

heart131 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档