嵌入式系统基础教程》第15讲第7章时间管理.pdfVIP

嵌入式系统基础教程》第15讲第7章时间管理.pdf

  1. 1、本文档共61页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

?嵌入式系统原理与开发?

2021年春季

第15讲

南京大学计算机系俞建新主讲

2021年6月28日精选ppt

第7章中断、DMA和时间管理

l本章主要介绍以下内容

l嵌入式中断控制器

l嵌入式DMA控制器

l嵌入式系统时钟控制和管理

l锁相环电路

l时钟电源管理器

l实时时钟

l脉宽调制定时器

2021年6月28日精选ppt2

7.3嵌入式系统时钟控制和管理

l嵌入式处理器主频时钟来源于锁相器〔锁相环

l在时钟电源管理器的控制下,主频时钟按照设

定的分频模式被输送到各个硬件部件,以到达

使能/禁能各个功能部件以及节省功耗的目的。

l实时时钟〔RTC,也叫日历时钟〕对主频脉冲

信号计数,为嵌入式系统提供时钟节拍脉冲信

号、计时信号〔年/月/日、星期、时/分/秒〕和

闹钟〔告警〕信号。

l使用主频信号的另外一个外设部件是脉冲宽度

调制器〔PWM〕,它可以提供指定占空比的时

钟脉冲信号,也可以提供计数定时信号。

2021年6月28日精选ppt3

7.3.1锁相环—主频信号产生器

l在ARM处理器里,锁相器参考接收到的脉冲

信号的频率和相位,输出一个同步时钟信号,

即主频信号。

l由于锁相器的内部是一个反响电路,所以常常

称为锁相环。参看下面的结构图。

输入输出

脉冲环路受控时钟时钟

鉴相器

滤波器发生器

2021年6月28日精选ppt4

锁相环的根本结构

l锁相环主要由鉴相器、可调相/调频的时钟发生器器和

环路滤波器的三个局部组成,各个局部的工作原理如

下。

l鉴相器:用于判断锁相器所输出的时钟信号和接收到

的晶体震荡脉冲信号中时钟的相差幅度。

l可调相/调频的时钟发生器:用于根据鉴相器所输出的

信号来适当的调节锁相器内部的时钟输出信号的频率

或者相位,使得锁相器完成上述的固定相差功能。

l环路滤波器:用于对鉴相器的输出信号进行滤波和平

滑,大多数情形下是一个低通滤波器。用于滤除由于

数据的变化和其他不稳定因素对整个模块的影响。

2021年6月28日精选ppt5

S3C44B0X锁相环

〔PLLPhaseLockedloop〕内部模块

lS3C44B0X的锁相环包括4个根本模块:

lVCO用于产生随直流电压变化的输出频率;

lVoltageControlledOscillator,电压控制振荡器

lDividerP〔预分频器P〕将输入频率〔Fin〕

除以CLKCO存放器里的p分频参数;

lDividerM〔主分频器M〕将VCO的输出频率

除以CLKCO存放器里的m分频参数,作为

PFD〔PhaseFrequencyDetector,相位频率检

测器〕的输入;

lDividerS〔

文档评论(0)

黄礼志 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档