基于FPGA的数字频率合成器的设计.doc

基于FPGA的数字频率合成器的设计.doc

  1. 1、本文档共29页,其中可免费阅读9页,需付费170金币后方可阅读剩余内容。
  2. 2、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。
  3. 3、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
  4. 4、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多

PAGE

PAGEI

基于FPGA的数字频率合成器的设计

PAGE27

摘要

采用VerilogHDL语言设计了一个简单的数字频率合成器,采用VerilogHDL编程语言在FPGA硬件上实现了数字频率合成器的设计,该设计包含数据累加器,波形存储器,D/A转换,低通滤波器等等;对累加器,波形存储器都进行了仿真,并下载到FPGA开发板当中,再经D/A转换,滤波,获得了稳定的正弦激励信号。在FPGA设计与实现之前采用电路的Matlab仿真,用于检查和验证FPGA电路的工作过程和输出来的结果是否符合相应的要求,以及最后在开发版上面能不能验证出来设计的正确性以及可行性

文档评论(0)

黄莺文化 + 关注
实名认证
内容提供者

文档分享

1亿VIP精品文档

相关文档