中南大学EDA实验报告.pdfVIP

  1. 1、本文档共11页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

中南大学

实验报告

课程:EDA技术

班级:

学号:姓名:

指导老师:

实验时间:2013年6月

EDA交通灯实验

1、实验目的

通过此实验让用户进一步了解、熟悉和掌握CPLD/FPGA开发软件的的使用方

法及

VerilogHDL的编程方法。学习简单状态机的设计和硬件测试。

2、实验器材

主要仪器设备

1、微机1台

2、QuartusII集成开发软件1套

3、EDA实验装置1套

3、实验内容

本实验的内容是设计一个简易的交通灯控制器,要求能实现红、绿、黄灯三

种信号的控制并通过数码管显示倒计时时间。整个设计在SmartSOPC实验箱上实

现,用第一、第二个数码管显示A方向的倒计时时间,用第七、第八个数码管显示

B方向的倒计时时间。此外,由于缺少交通灯模块,本实验用第一、第二、第三个

LED灯代表A方向的红、绿、黄灯三种信号,用第六、第七、第八个LED灯代表B

方向的红、绿、黄等三种信号。

4、实验原理

本实验设计的交通灯控制器要求实现对A、B两个方向的红、绿、黄灯三种

信号的控制,并能实现时间显示的倒计时。因此每个方向的信号可用一个状态机实

现,状态的跳转顺序为红灯-绿灯-黄灯-红灯(另一个的状态应为绿-黄-红-绿),

同时设计一个计时器,来记录每种灯的倒计时时间。最后将交通灯的状态信息输出

至数码管和对应LED灯。注意,一个方向的红灯时间应和另一个方向的绿黄灯时间

总和相等。

5、实验步骤

1)启动QuartusII建立一个空白工程,然后命名为traffic_test.qpf(器

件为:EP3C55F484C8)。

2)完成交通灯控制模块traffic_ctrl.v、交通灯显示模块

traffic_display.v,加入顶层模块traffic_test.v,进行综合编译,若在编译过

程中发现错

误,则找出并更正错误,直至编译成功为止。

3)参考基础实验《LED驱动》及《动态数码管显示》的引脚绑定脚本文件

setup.tcl,建立并执行新的引脚绑定脚本文件:setup.tcl。(rst_n为

PIN_B11);

4)对该工程文件进行全程编译处理,若在编译过程中发现错误,则找出并更

正错误,直至编译成功为止。

5)确保JP6上的LED0-LED7已通过跳线与FPGA引脚相连。

6)按核芯板上的复位按键,观察交通灯是否正常运作。

5.结构图

6、实验分析

1、分频模块

本实验采用了100HZ的时钟做扫描频率,2.5HZ的时钟做计数频率,故需要

2个时钟。

P1:process(clk)--分频

variablecount1:std_logic_vector(7downto0);

begin

ifclkeventandclk=1then

count1:=count1+1;

ifcount120then

clkk=0;

elsifcount140then

clkk=1;

clkk=0;

endif;

endif;

endprocessP1

分频模块封装好

时序仿真结果如下:

2、计数模块

本实验共有3种模的计数,分别为模30、模5和模25,而且是减1计数。用

一个变量来选择给数码管赋不同的初值,以实现不同的模值计数。

P2:process(m,cz)--赋不同初值

variableZ:std_logic_vector(7d

文档评论(0)

136****2815 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档