汽车电工电子技术课件 任务3时序逻辑电路.pptxVIP

9.3时序逻辑电路演讲人

9.3.1触发器1.概述时序逻辑电路不仅具备组合逻辑电路的基本功能，还必须具备对过去时刻的状态进行存储或记忆的功能。具备记忆功能的电路称为存储电路，它主要由各类触发器组成。时序逻辑电路一般由组合逻辑电路和存储电路（存储器）两部分组成，其结构框图如图9.22所示。

时序逻辑电路的基本单元是触发器，触发器是一种具有记忆功能的单元电路，它有0和1两种稳定状态。当无外界信号作用时，保持原状态不变；在输入信号作用下，触发器可从一种状态翻转到另一种状态。图9.22时序逻辑电路的结构框图

9.3.1触发器图9.23为触发器的电路符号示意图，它有两个输出端，分别用Q和表示。要注意是在Q上加一条划线，在图中引出线上加一个小圈，在逻辑表示中就是取反——“非”的含义，即说明两个输出端的状态是相反的，当；反之，当。触发器一般有一个以上的输入端，此外还有一个触发信号输入端。触发器种类很多，根据电路结构，可分为基本触发器、同步触发器、主从触发器和边沿触发器等；根据逻辑功能，又可分为RS触发器、JK触发器、D触发器和T触发器等。图9.23触发器的电路符号

9.3.1触发器2.常见触发器功能介绍（1）基本RS触发器基本RS触发器结构最为简单，是其它各种触发器的基本单元。1）电路组成图9.24（a）所示是由两个与非门组成的基本RS触发器。它由两个与非门电路交叉连接而成。其中和是两个输入端，Q和是两个互补的输出端，通常规定Q端的状态为触发器的状态。（a）逻辑电路；（b）逻辑符号图9.24基本RS触发器的逻辑电路及逻辑符号

9.3.1触发器

9.3.1触发器

9.3.1触发器

9.3.1触发器表9-6是由与非门组成的基本RS触发器的逻辑状态表。表中表示触发器在接收信号之前所处的状态，称为初态；表示触发器在接收信号后建立的新的稳定状态，称为次态。“×”号表示不定状态，即输入信号消失后触发器状态可能是“0”，也可能是“1”。由以上分析可知：基本RS触发器有两个状态，它可以直接置“0”或置“1”，并具有记忆功能。表9-6基本RS触发器逻辑状态表

9.3.1触发器（2）同步RS触发器在数字系统中，为协调各部分的动作，常常要求某些触发器于同一时刻动作。因此，必须引入同步信号，使这些触发器只有在同步信号到达时才按输入信号改变状态。通常把这个同步信号叫做时钟脉冲，或称为时钟信号，简称时钟，用CP表示。这种受时钟信号控制的触发器统称为时钟触发器，以区别于像基本RS触发器那样的直接置位、复位触发器。

9.3.1触发器（2）同步RS触发器在数字系统中，为协调各部分的动作，常常要求某些触发器于同一时刻动作。因此，必须引入同步信号，使这些触发器只有在同步信号到达时才按输入信号改变状态。通常把这个同步信号叫做时钟脉冲，或称为时钟信号，简称时钟，用CP表示。这种受时钟信号控制的触发器统称为时钟触发器，以区别于像基本RS触发器那样的直接置位、复位触发器。1）电路结构图9.25（a）是同步RS触发器的逻辑图，在图中可以看到“与非”门G1、G2构成基本RS触发器，在此基础上，又加了两个“与非”门G3、G4，它们构成导引电路，它们的输入端S，R分别是置“1”端和置“0”，CP是起辅助控制作用的信号输入端，称为时钟脉冲端。在脉冲数字电路中，经常用同一个时钟脉冲信号来控制触发器的翻转时刻。这个时钟脉冲信号可以是正脉冲（高电平）信号，也可以是负脉冲（低电平）信号。本同步RS触发器使用正脉冲信号。

9.3.1触发器（a）逻辑电路（b）逻辑符号图9.25同步RS触发器

9.3.1触发器

9.3.1触发器当S＝0、R＝1时，“与非”门G4输出为“0”，向“与非”门G2送一个置“1”的低电平（负脉冲），使；同时“与非”门G3输出为“1”，使得Q＝0，同步RS触发器被复位。当S＝R＝0时，使“与非”门G3、G4输出为“1”，基本RS触发器保持原状，也就是同步RS触发器保持原状。当S＝R＝1时，将使“与非”门G3、G4输出均为“0”，使Q和端都为“1”，待时钟脉冲过后，触发器的状态是不确定的，因此，这种情况是不允许的。该同步RS触发器的特性表如表9-7所示。

9.3.1触发器表9-7同步RS触发器的特性表在使用同步RS触发器的过程中，有时还需要在CP信号来到之前将触发器预先置成指定的状态，为此在