Altiumdesignerrule规则模版说明.pptVIP

Width_signal_50,65,75对于有多种单线阻抗的。新建相应的class,分别命名为“signal_50”“signal_65”,“signal_75”根据结构图可更改不同层的线宽Width_all更改全局线宽（默认最小7mil,最大100mil）Width优先权可更改优先权（电地优先权最高,其它情况下线宽要求由细变宽,规则优先级由高到低,）需要设置的规则打勾激活RoutingViasStyle设置RoutingVias_room_Bga_08mmRoutingVias_room_Bga_1mmRoutingVias_allRoutingVias_room_Bga_08mm更改过孔设置（默认为0.2/0.45mm）更改或添加Room名称RoutingVias_room_Bga_1mm更改过孔设置（默认为12/24mil）更改或添加Room名称RoutingVias_all更改过孔设置（默认为最小12/24mil最大20/40mil）RoutingViasStyle优先权无需更改优先权（默认设置）需要设置的规则打勾激活无锡同步电子有限公司无锡同步电子有限公司无锡同步电子有限公司AltiumDesigner

规则模板使用说明目的规范AltiumDesigner软件设计规则设置；提高AltiumDesigner软件设计效率,减轻工作强度；提高最终数据DRC检查覆盖范围,提高审核效率和准确性。规则模板导入单击Designrules右键ImportRules如图:规则模板导入按住Shift选取所有规则点击OK规则模板导入选择规则文件（rule.RUL）点击打开规则模板导入跳出对话框点击YES,规则模板导入成功。Clearance_poly更改铺铜间距设置（默认20mil）Clearance_room_Bga_08mm更改安全间距设置（默认4mil,可根据实际情况进行更改）更改或添加Room名称Clearance_room_Bga_1mm更改安全间距设置（默认为4mil,可根据实际情况进行更改）更改或添加Room名称Clearance_via_all过孔安全间距设置（默认7mil）Clearance_pad_all焊盘安全间距设置（默认7mil）Clearance_cf90_1控制90欧姆差分线推挤间距,避免单线推挤时间距发生变化更改层名和间距（根据阻抗结构图）Clearance_cf90_2控制90欧姆差分推挤间距,避免单线推挤时间距发生变化更改层名和间距（根据阻抗结构图）Clearance_cf100_1控制100欧姆差分推挤间距,,避免单线推挤时间距发生变化更改层名和间距（根据阻抗结构图）Clearance_cf100_2控制100欧姆差分推挤间距,,避免单线推挤时间距发生变化更改层名和间距（根据阻抗结构图）差分信号设置在右侧编辑器第一个下拉选项中选择DifferentialPairseditor点击右下脚的Createfromnets（从网络创建）如图:差分对添加在差分后缀中分别键入NorP,点击execute（执行);在差分后缀一般有“N/P”“+/-”“H/L”确定所有差分后缀的差分添加完毕建立差分组Design/classes/differentialpairclasses/根据差分特性阻抗的不同可将差分对分组,一般我们可分为cf100,cf90,每组对应相应的差分对。Clearance_All全局安全间距设置（默认为7mil）说明:Clearance_via_all和Clearance_pad_all两条规则激活后，本规则实际是线到线的安全间距规则Clearance设置优先权优先权默认为如图所示,不要随意改动需要设置的规则打勾激活Width设置Width_room_Bga_08mmWidth_room_Bga_1mmWidth_class_clkWidth_class_vccgndWidth_diffPairs_cf90Width_diffPairs_cf100Width_signal_50,65,75Width_allWidth_room_Bga_08mm更改线宽设置（默认全部最大最小5mil）更改或添加Room名称Width_room_Bga_1mm更改线宽设置（默认最大最小7mil）更改或添加