实验十二计数器实验.pdfVIP

STE-3A数字电路实验—12

实验十二同步计数器和异步计数器

一．实验目的

1.进一步掌握异步和同步计数器的工作原理和逻辑功能。

2.掌握中规模集成计数器逻辑功能的测试方法。

3.熟悉用中规模集成计数器实现N进制计数器的方法。

二．电路原理简述

计数器是具有计数功能的时序逻辑电路，是数字系统中的基本数字部件，它的功能是用

触发器统计脉冲的个数。它的应用十分广泛，不仅用来计数、还可以用于分频、定时。按输

入计数时钟脉冲方式的不同，可分为异步计数器和同步计数器；按计数值的加减不同，可分

为加法计数器和减法计数器（也包括加减法功能同时具备的可逆计数器；按数制的不同，可

分为二进制计数器，十进制计数器（即二－十进制计数器），N进制计数器。

三．实验设备

名称数量型号

1．适配器1只SD128

2．2JK触发器2只SD119

3．4与门1只SD103

4．LED显示器1只SD112

5．四位计数器1只SD105

6．电源1只5V

7．实验板1块5孔

8．电子导线若干

四．实验内容与步骤

1.异步二进制计数器

由四只JK触发器组成四位异步二进制加法计数器(见图12-1)。计数时钟脉冲不是同时

加到所有触发器的cp输入端，应翻转的触发器并不同时翻转的计数器称为异步计数器。JK

触发器作计数触发器使用时，只要将J、K接高电平1即可。根据JK触发器的状态表，J＝K

＝1时，每当一个计数时钟脉冲结束时，触发器就翻转一次，实现了计数触发。低位触发器

翻转两次即计两数就产生一个进位脉冲，因此，高位触发器的CP端应接低位的Q端。该计

数器的工作波形图如图12-2所示。

12－1

图12-1

图12-2

表12-1

输入脉冲QQQQ

3210

序号23222120

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

按图12-3连接线路，用手控方式按表4发计数时钟脉冲，观察A、B、C、D四个

输出端的变化，并将实验结果记入表12-1中。

12－2