EDA技术项目教程——基于VHDL与FPGA 课件全套 于润伟 项目1--7 数据比较器的设计与实现----数字系统设计实训.pptx

EDA技术项目教程——基于VHDL与FPGA 课件全套 于润伟 项目1--7 数据比较器的设计与实现----数字系统设计实训.pptx

  1. 1、本文档共514页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多

EDA项目教程

——基于VHDL与FPGA;本章要点

EDA技术的内涵

QuartusⅡ软件的使用

数据比较器的设计;1.1.1发展历史

1.计算机辅助设计(CAD)

;1.1.1发展历史

2.计算机辅助工程设计(CAE)

这一阶段的主要特征是以逻辑模拟、定时分析、故障仿真、自动布局布线为核心,重点解决电路设计的功能检测等问题,使工程师能在产品制作之前预知产品的功能与性能。CAE工具已经具备了自动布局布线、电路的逻辑仿真、电路分析和测试等功能。与CAD技术相比,CAE技术除了具有图形绘制功能外,又增加了电路功能设计和结构设计,并且通过电气连接网络表将两者结合在一起,以实现工程设计。;1.1.1发展历史

3.电子系统设计自动化(ESDA)

这一阶段采用一种新的设计概念,即自顶而下(Top-to-Down)的设计程式和并行工程的设计方法,设计者的精力主要集中在所要设计电子产品的准确定义上,而由EDA系统去完成电子产品的系统级至物理级的设计,开始实现“概念驱动工程”的梦想。电子设计工程师们摆脱了大量的辅助设计工作,而把精力集中于创造性的方案与概念构思上,从而极大地提高了设计效率,使设计更复杂的电路和系统成为可能,并且使产品的研制周期大大缩短。;(1)在一个可编程芯片上完成系统级的集成已成为可能,即可编程片上系统(SOPC)。

(2)计算机硬件平台性能大幅度提高,为复杂的SOC(系统级芯片)设计提供了物理基础。

(3)EDA工具和IP(知识产权核)应用更为广泛。

(4)高性能的EDA工具软件得到长足的发展,其自动化和智能化程度不断提高,为嵌入系统设计提供了功能强大的开发环境。;1.采用自顶向下设计方案

2.应用硬件描述语言(HDL)

3.能够自动完成仿真和测试

4.开发技术的标准化和规范化

5.对工程技术人员的硬件知识和经验要求低;1.硬件描述语言(HDL)

硬件描述语言是各种描述方法中最能体现EDA优越性的描述方法。所谓硬件描述语言就是一个描述工具,其描述的对象是设计电路系统的逻辑功能、实现该功能的算法、选用的电路结构以及其他各种约束条件???。通常要求硬件描述语言既能描述系统的行为,又能描述系统的结构。

目前主要使用Verilog-HDL和VHDL两种硬件描述语言。

;2.可编程逻辑器件:是实现数字系统的主要载体。

可编程逻辑器件(PLD)是一种可以由用户编程来实现某种逻辑功能的新型逻辑器件,不仅速度快、集成度高,能够完成用户定义的逻辑功能外,还可以加密和重新定义编程,其允许编程次数可多达上万次。使用可编程逻辑器件可大大简化硬件系统、降低成本、提高系统的可靠性和灵活性。

目前,PLD主要分为FPGA(现场可编程门阵列)和CPLD(复杂可编程逻辑器件)两大类。;3.EDA工具软件:用于在计算机上仿真、调试设计的数字系统。

EDA技术的核心是利用计算机软件完成电路设计的全程自动化,即自动地完成逻辑编译、化简、分割、综合、优化、布局、布线、仿真,直至对于特定目标芯片(可编程逻辑器件)的适配编译、逻辑映射和编程下载等工作。;1.1.4EDA技术的设计流程;1.组合逻辑电路的设计;按照同比较器的定义,设输入的两个1位二进制数分别为A、B,用Y表示比较结果。若两数相等,输出1;两数不等输出0。

表1-1同比较器真值表

;1.2.2项目建立;3.打开项目建立向导;新项目建立向导对话框;5.添加文件;;

;;1.建立图形输入文件:单击菜单File→New选项;编辑窗口;输入元件及管脚;同比较器电路;1.2.4编译

单击菜单栏中的Processing→StartCompilation选项或工具栏的按钮,启动编译。;1.3大小比较器的设计;大小比较器逻辑图;(1)仿真前必须建立波形文件。单击File→New选项,打开文件选择窗口,展开Verification/DebuggingFiles选项卡,选择其中的UniversityProgramVWF选项,单击【OK】按钮。;(2)为了使仿真时间设置在一个合理的时间区域上,单击波形编辑器的菜单Edit→SetEndTime选项,在弹出窗口中的Time输入框输入1,单位选us,即整个仿真域的时间设定为1微秒;

单击波形编辑器的菜单Edit→GridSize…选项,在弹出窗口中的Period输入框输入100,单位选ns,即设定仿真周期为100纳秒。

结束设置后,要将波形文件存

您可能关注的文档

文档评论(0)

lai + 关注
实名认证
内容提供者

精品资料

版权声明书
用户编号:7040145050000060

1亿VIP精品文档

相关文档