- 1、本文档共4页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
实验二60秒倒计时电路设计的实验报告
一、实验目的
1.进一步熟悉QuartusII混合层次化设计方法。
2.学习7段数码管的驱动设计方法。
二、实验内容
60秒倒计时电路如图1所示。其中,模块cnt_d60完成60倒计数,输出结果为2位十
进制BCD码。模块SCNA_LED完成BCD码到7段数码管显示译码功能。
图160秒倒计时电路
图260秒倒计时底层电路
60倒计数模块cnt_d60底层电路如图2所示。主要由2片74192(双向十进制计数器)
构成。
模块cnt_d60和SCNA_LED的源设计文档(cnt_d60.bdf和SCAN_LED.vhd)提供给大
家。要求大家建立新工程,为模块cnt_d60和SCNA_LED新建封装(*.bsf),并根据图1完
成顶层60秒倒计时电路设计。
完成以上程序设计,编译时器件选择Cyclone系列的EP1C12Q240C8。引脚锁定参考表
1内容。注意:应把未分配管脚置为三态输入,切记!!
表1实验连线
信号引脚号实验箱上连线信号引脚号实验箱上连线信号引脚号实验箱上连线
CLK_LEDPIN_285KHzBT[2]PIN_126SEL2SG[4]PIN_6数码管e段
CLKPIN_23ADJ_CLK(1Hz)SG[0]PIN_2数码管a段SG[5]PIN_7数码管f段
ENPIN_15按键输入K1SG[1]PIN_3数码管b段SG[6]PIN_8数码管g段
BT[0]PIN_124SEL0SG[2]PIN_4数码管c段RSTPIN_16按键输入K2
BT[1]PIN_125SEL1SG[3]PIN_5数码管d段STPIN_17按键输入K3
三.实验步骤
1.原理图设计输入
(1)首先将模块cnt_d60和SCNA_LED的源文件放在等一下需要建立的文件中,打开
QuartusII软件。
(2)选择路径。选择File/NewProjectWizard。添写后以后,单击“NEXT”进入下一步。
(3)添加设计文件,在Filename中选择路径然后添加模块cnt_d60和SCNA_LED的源
文件,点击“Next”。
(4)选择FPGA器件。Family选择Cyclone,先在Packge选择AnyQFP,PinCount选
择240,Speedgrade选择8;然后在Availabledevice中选择EP1C12Q240C8,点击
“Next”。
(5)选择外部综合器、仿真器和时序分析器。设置好后,单击“NEXT”进入下一步。
(6)结束设置。“工程设置统计”窗口,列出了工程的相关设置情况。最后单击“Finish”,
结束工程设置。
(7)建立原理图文件。点击cnt_d60文件,然后点击File/Crete/Update/CreateSymbolFiles
ForCurrentfile以新建原理图封装文件方式,然后以同样的方式创建原理图
SCNA_LED封装文件,文件格式都为*bdf。保存原理图文件。选择File/SaveAs…菜
单,存为testone文件,选择Edit/InsertSymbol…(或直接双击原理图空白处)打开
元器件库窗口,选择合理的器件(封装好的cnt_d60文件和SCNA_LED文件都在里
面)按图1完成60秒倒计时电路原理图设计,完成后选择File/Save…保存原理图。
文档评论(0)