实验二60秒倒计时电路设计的实验报告.pdfVIP

实验二60秒倒计时电路设计的实验报告

一、实验目的

1.进一步熟悉QuartusII混合层次化设计方法。

2.学习7段数码管的驱动设计方法。

二、实验内容

60秒倒计时电路如图1所示。其中，模块cnt_d60完成60倒计数，输出结果为2位十

进制BCD码。模块SCNA_LED完成BCD码到7段数码管显示译码功能。

图160秒倒计时电路

图260秒倒计时底层电路

60倒计数模块cnt_d60底层电路如图2所示。主要由2片74192（双向十进制计数器）

构成。

模块cnt_d60和SCNA_LED的源设计文档（cnt_d60.bdf和SCAN_LED.vhd）提供给大

家。要求大家建立新工程，为模块cnt_d60和SCNA_LED新建封装（*.bsf），并根据图1完

成顶层60秒倒计时电路设计。

完成以上程序设计，编译时器件选择Cyclone系列的EP1C12Q240C8。引脚锁定参考表

1内容。注意：应把未分配管脚置为三态输入，切记！！

表1实验连线

信号引脚号实验箱上连线信号引脚号实验箱上连线信号引脚号实验箱上连线

CLK_LEDPIN_285KHzBT[2]PIN_126SEL2SG[4]PIN_6数码管e段

CLKPIN_23ADJ_CLK（1Hz）SG[0]PIN_2数码管a段SG[5]PIN_7数码管f段

ENPIN_15按键输入K1SG[1]PIN_3数码管b段SG[6]PIN_8数码管g段

BT[0]PIN_124SEL0SG[2]PIN_4数码管c段RSTPIN_16按键输入K2

BT[1]PIN_125SEL1SG[3]PIN_5数码管d段STPIN_17按键输入K3

三.实验步骤

1.原理图设计输入

（1）首先将模块cnt_d60和SCNA_LED的源文件放在等一下需要建立的文件中，打开

QuartusII软件。

（2）选择路径。选择File/NewProjectWizard。添写后以后，单击“NEXT”进入下一步。

（3）添加设计文件，在Filename中选择路径然后添加模块cnt_d60和SCNA_LED的源

文件，点击“Next”。

（4）选择FPGA器件。Family选择Cyclone，先在Packge选择AnyQFP，PinCount选

择240，Speedgrade选择8；然后在Availabledevice中选择EP1C12Q240C8，点击

“Next”。

（5）选择外部综合器、仿真器和时序分析器。设置好后，单击“NEXT”进入下一步。

（6）结束设置。“工程设置统计”窗口，列出了工程的相关设置情况。最后单击“Finish”，

结束工程设置。

（7）建立原理图文件。点击cnt_d60文件，然后点击File/Crete/Update/CreateSymbolFiles

ForCurrentfile以新建原理图封装文件方式，然后以同样的方式创建原理图

SCNA_LED封装文件，文件格式都为*bdf。保存原理图文件。选择File/SaveAs…菜

单，存为testone文件，选择Edit/InsertSymbol…（或直接双击原理图空白处）打开

元器件库窗口，选择合理的器件（封装好的cnt_d60文件和SCNA_LED文件都在里

面）按图1完成60秒倒计时电路原理图设计，完成后选择File/Save…保存原理图。