- 1、本文档共9页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
组合逻辑电路3片上微控制系统原理与项目设计第六讲
授课内容组合电路分析与设计基本组合电路模块加/减法器数据选择器/分配器数值比较器编/译码器竞争与冒险
竞争与冒险由于逻辑门存在延迟时间以及信号的传输路径不同,当输入信号电平发生瞬间变化时,电路可能产生与稳态时逻辑功能不一致的错误输出,这种现象就是电路中的竞争与冒险。当某一个输入变量发生变化时,由于传输路径不同,到达电路中某一个门的输入端的时间有先有后,这种时差现象称为竞争。由于竞争而使电路输出端产生尖峰脉冲的现象称为冒险。
逻辑冒险的判别1.代数法若组合逻辑电路的输出函数表达式会出现下列形式之一,则存在逻辑冒险现象:F=X+X?时,存在0型冒险(负向毛刺);F=X?X?时,存在1型冒险(正向毛刺)。这里X为有竞争条件的变量且可能产生冒险现象。【例3.6.1】判断F=AC+A?B+A?C是否存在逻辑冒险。解:由F函数表达式可以看出,变量A和C具有竞争条件(因为A和C都有多个传输路径)。当BC=11时,F=A+A?,因此可能产生0型冒险。C虽然经过不同的路径传输,但不能变为C+C?的形式,故不可能产生冒险。
2.K图法若K图中有两个K圈相切且相切处未被其它K圈包围,则可能发生冒险现象。
冒险现象的消除1.增加冗余项消除逻辑冒险2.加滤波电路消除毛刺的影响3.加选通信号避开毛刺
组合逻辑-习题1?
组合逻辑-习题2某电路模块名称为CMP,输入信号为x1,x0,y1,y0,输出信号为f,其中x1x0表示一个2位二进制数X,y1y0表示一个2位二进制数Y,当X=Y时,输出f置为1;否则,输出f置为0。写出真值表、卡诺图及逻辑表达式实现该系统(门电路或VerilogHDL语言)。
组合逻辑-习题3路由器将多台计算机连接在一起,并允许它们相互发送消息。如果两台或多台计算机同时发送消息,则消息冲突,并且必须重新发送消息。使用组合设计过程,为连接4台计算机的路由器创建冲突检测电路。该电路有4个标记为M0至M3的输入,当相应的计算机发送消息时为1,否则为0。该电路有一个标记为C的输出,当检测到碰撞时为1,否则为0。①使用逻辑门实现该系统,写出真值表及逻辑方程,并画出电路图。②若连接的计算机台数增加为8台,试实现该系统。
您可能关注的文档
- EDA技术项目教程——基于VHDL与FPGA EDA技术试题.doc
- EDA技术项目教程——基于VHDL与FPGA EDA技术试题答案.doc
- EDA技术项目教程——基于VHDL与FPGA EDA考试期中.docx
- EDA技术项目教程——基于VHDL与FPGA EDA试题期末1.docx
- EDA技术项目教程——基于VHDL与FPGA EDA试题期末2.docx
- 数字电路与逻辑设计 教学大纲 (陈彦辉).docx
- 数字电路与逻辑设计 课件 1-数字化处理基础.pptx
- 数字电路与逻辑设计 课件 2-逻辑门与逻辑电路描述 .pptx
- 数字电路与逻辑设计 课件 3-逻辑电路结构与硬件描述 .pptx
- 数字电路与逻辑设计 课件 4-组合逻辑电路 .pptx
- 《急危重症护理》课程教学大纲 .pdf
- 《基础会计》练习题答案汇总 .pdf
- GB-2894-2008-安全标志-指令标志 .pdf
- 一中2024届物理高二上期中学业水平测试模拟试题含解析 .pdf
- 七年级上册数学整式的加减单元复习与巩固巩固练习典型题目及答案.pdf
- F643303【复试】2024年延边大学020104西方经济学《加试国际经济学》考完整版721008.pdf
- 《电子商务基础》试卷(B)(含答案) .pdf
- 5 审计工作底稿编制指引——预付款项 .pdf
- 4.模具设计与制造专业实施性教学计划 .pdf
- C827032【强化】2024年中央财经大学020102经济思想史《801经济学之微观.pdf
文档评论(0)