EDA--八位二进制乘法器.pdfVIP

EDA课设：

选题名称：八位二进制乘法电路

（一）设计要求

：

分拍输入两个八位二进制数字，并四个数码管显示当前输入数字

的十进制形式，通过使能端的控制，分拍输出这两位二进制数字的乘

积并通过四个数码管显示成十进制。

（二）基本算法：

8位二进制乘法采用移位相加的方法。即用乘数的各位数码，

从低位开始依次与被乘数相乘，每相乘一次得到的积称为部分积，将

第一次（由乘数最低位与被乘数相乘）得到的部分积右移一位并与第

二次得到的部分积相加，将加得的和右移一位再与第三次得到的部分

积相加，再将相加的结果右移一位与第四次得到的部分积相加。直到

所有的部分积都被加过一次。

按照这种算法，可以得到下图所示之框图和简单流程图。图中

Y寄存器存放被乘数M，B寄存器存放乘数N，A累加器存放部分积。

A和Y中的数据在加法器中相加后送入A中，而A和B相级联又构成

了一个16bit的移位寄存器，当它工作于移位模式时，可以实现数据

的右移。由于乘数的每一位不是0就是1，对应的部分积不是0就

是被乘数本身，所以实际作部分积相加这一步时，只要根据乘数的对

应位判断：如该位为1，则将累加器中的数据加上被乘数再移位；

如该位为0时，就不加被乘数而直接移位。运算时首先将累加器A

清零，并将被乘数M和乘数N分别存入寄存器Y和B，然后依据寄

存器B中最右一位B0（数据N0）确定第一个部分积。将此部分积送

入A累加器以后，将A连同寄存器B右移一位，部分积的最低位被

移进寄存器B的最左位，乘数的最低位N0被移出寄存器B，而乘数

的次低位N1被移至寄存器B的B0位。第二次仍然依据B0位的数据

（N1）来确定第二个部分积，将部分积与累加器中的数据相加后右移

一位，N1又被移出寄存器，数据N2被移到B0位置……这样，经过8

次部分积相加位的操作，完成1次乘法运算，乘数N恰好被移出寄存

器B，寄存器B中保存的就是运算积的低8位数据。移位相加的次数

应用一个计数器来控制，每移位一次，计数器计一个数。当计数器计

得8个数时，发出一个信号，使电路停止操作，并输出运算结果（流

程图是按减法计数器设计的，也可使用加法计数器）。

（三）设计方案：

1、电路结构。主要构成如下：

2、分模块设计：

A、输入模块通过八个开关控制八位二进制数字输入。

：

使能控制输入模块：

ifen=0anden1=0then

out2(15downto8)=i1;

elseifen=1anden1=0then

out2(7downto0)=i1;

elsenull;endif;

endif;

B、使能控制端模块通过两个开关en、en1构成使能控制模块

：

enen1功能

00输入乘数

10输入被乘数

11计算并显示结果第五位数

01计算并显示结果后四位数

C、移位加法器模块：

根据把位二进制乘法器原理，设计移位加法器VHDL程序：

foriin7downto0loop

endif;

caseiis

whenothers=NULL;

endcase;

endloop;

D、数字显示模块：

将输入和输出的二进制数字转换为十进制数并通过数码管显示，七段

数码管数字代码为：

十进制数七段数码管代码十进制数七段数码管代码

0100000050010010

11111001