cadence布线常见问题 .pdfVIP

  1. 1、本文档共8页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

cadence布线常见问题--第1页

1.怎样建立自己的元件库?

建立了一个新的project后,画原理图的第一步就是先建立自己所需要的库,所采用的工具

就是partdeveloper.首先在建立一个存放元件库的目录(如mylib),然后用写字板打开

cds.lib,定义:Definemylibd:boardmylib(目录所在路径).这样就建立了自己的库。在

Concept_HDL的component-add,点击searchstack,可以加入该库。

2.保存时Saveview和Saveallview以及选择Changedirectory和不选择的区别?

建立好一个元件库时,首先要先保存,保存尽量选择saveview。在concept-HDL中,我

们用鼠标左键直接点击器件后,便可以对器件的外形尺寸进行修改,这时如果你再进入part

developer做一些修改后,如果选择saveallview会回到原来的外形尺寸,而选saveview

会保留改动后的外形。

3.如何建part库,怎么改变symbol中pin脚的位置?

在projectmanager中tools/partdeveloper可建立,选择库并定义partname,在symbol

中addsymbol,package中addpackage/addpin,依次输入pin:

package中:

a,Name:pin’slogicalname不能重复

b,pin:pin的标号,原理图中backannotate后相应的标号

c,pintype:pin脚的类型(input,output等,暂可忽略)

d,active:pin的触发类型high(高电平),low(低电平)

e,nc:填入空脚的标号

f,total:此类型的所有pin脚数

g,以下暂略

symbol中:

a,logicalname:对应package中的name

b,type:对应package中的type

c,position:pin脚在器件中位置(left,right,top,bottom)

d,pintext:pin在器件中显示的name(对应package中的pin,但可重复,比如package

的gnd1和gnd2都可设为gnd)

e,active:对应package中的active修改:用partdeveloper打开要修改的器件,*选择

edit/restrictchanges(若不选择,则器件被保护,修改后存盘无效),一般修改:

a,package中相应pin的标号和name

b,pin的active类型

cadence布线常见问题--第1页

cadence布线常见问题--第2页

c,symbol中各pin脚的顺序(pin脚的顺序在第一次存盘后再次打开会被改变,对于较多

pin脚的器件,如232pins,修改较繁琐,故尽力保证的一次的成功率。pin脚在器件中的排

列顺序是根据symbol中的顺序而定,故symbol中pin脚的顺序一定要正确,若有错需修

改,选中pin按ctrl键配合上下键标可移动pin脚位置。

4.画电原理图时为什么Save及打包会出错?

当保存时出错,主要原因可能是:所画的信号线可能与元件的pin脚重合,或信号线自身重

合;信号线重复命名;信号线可能没有命名;在高版本中(版本14.0以上)中,自己所创

建的库不能与系统本身带有的库名字相同;建库时,封装原件的管脚个数与原件库的管脚个

数不同。打包时会出错的原因则有可能是所做的封装类型与元件不匹配(如pin脚的个数,

文档评论(0)

1636091513dfe9a + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档