Allegro PCB设计中的约束管理 .pdfVIP

AllegroPCB设计中的约束管理--第1页

AllegroPCB设计中的约束管理

本章主要介绍一下约束管理器的使用，约束管理器贯穿于原理图设计、PCB

设计、仿真分析设计，这里主要讲述在PCBEditor中如何使用约束管理器来对

信号进行约束设置。

一、约束管理器概述

约束管理器是贯穿于整个PCB设计平台的一个对信号约束的工具，在整个

项目的开发过程中，起着桥梁的作用。我们可以在原理图设计阶段在约束管理器

中设定约束来指导PCB设计；也可以在使用仿真分析工具仿真后，将仿真分析

的拓扑添加到约束管理器中从而来驱动布局、布线。

约束管理器是以表格形式为基础的工作表形式，所以其操作简单、运用灵活。

它将印制电路板所有的网名以表格形式显示，不仅使设计者对网名一目了然且更

加方便地对信号设定不同的规则。对不同的规则如相对长度规则、总长度规则、

曼哈顿长度等分了不同的栏显示以方便大家的规则设定。

二、约束管理器

1、约束管理器的启动

在AllegroPCBDesign中，选择菜单命令Setup/ElectricalConstraint

Speadsheet或者单击Setup工具栏中的按钮，打开约束管理器，如图10_1所

示。

10_1

2、约束管理器界面概述

AllegroPCB设计中的约束管理--第1页

AllegroPCB设计中的约束管理--第2页

1）菜单栏

约束管理器的菜单栏包括：File、Edit、Objects、Column、View、Analyze、

Audit、Tools、Window及Help。

2）ElectricalConstraintSet栏

此栏主要是对电气规则来设定约束，包括：SignalIntergrity（信号完整性设

置规则）、Timing（时序规则设置）、Routing（布线设置）、AllConstraint（所有

的约束管理）。

3）Net栏

Net栏主要对指定的网络来设置不同的约束规则，包括SignalIntergrity（信

号完整性设置规则）、Timing（时序规则设置）、Routing（布线设置）、Custom

Measeurement（用户添加规则管理）、GeneralProperties（通用属性设置）。

4）设计规则约束设置

包括：Electrical（电气规则）、Spacing（间距规则设置）、Physical（物理规

则设置）、Design（设计规则设置）。

三、线的约束设置

约束管理器可以设定的规则很多，但是真正常用的是Net栏中Routing中的

各项对布线的约束设置。包括：Wiring（线路设置）、Impedance（阻抗设置）、

Min/MaxPropagationDelays（最大或最小传输延时设置）、TotalEtchLength（总

长度设置）、DifferentialPair（差分对的设置）和RelativePropagationDelay（相

对传输延时设置）。

1、创建Bus

在设定约束的时候，可以对单独的网络进行设置，也可以对一个Bus进行设

置。对于在原理图设计的时候没有设计总线形式的网络，也可以在约束管理器中

创建一个Bus。方法如下：1、在约束管理器Net栏中选择Routing/Wiring，展开

所有的网络列表；2、选中要创建Bus的网络名，单击鼠标右键，在弹出的菜单