- 1、本文档共14页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
1.什么是ECL电平?
(1)ECL电平特点及其应用
ECL(Emitter-CoupledLogic)即射极耦合逻辑,是带有射随输出结构的典型输入输出接
口电路,如图2所示。
图2ECL驱动器与接收器连接示意
ECL电路的最大特点是其基本门电路工作在非饱和状态,因此ECL又称为非饱和性逻
辑。也正因为如此,ECL电路的最大优点是具有相当高的速度。这种电路的平均延迟时间可
达几个ns数量级甚至更少。传统的ECL以VCC为零电压,VEE为-5.2V电源,VOH=VCC-0.9
V=-0.9V,VOL=VCC-1.7V=-1.7V,所以ECL电路的逻辑摆幅较小(仅约0.8V)。当电路
从一种状态过渡到另一种状态时,对寄生电容的充放电时间将减少,这也是ECL电路具有
高开关速度的重要原因。另外,ECL电路是由一个差分对管和一对射随器组成的,所以输入
阻抗大,输出阻抗小,驱动能力强,信号检测能力高,差分输出,抗共模干扰能力强;但是
由于单元门的开关管对是轮流导通的,对整个电路来讲没有“截止”状态,所以电路的功耗较
大。
如果省掉ECL电路中的负电源,采用正电源的系统(+5V),可将VCC接到正电源而VEE
接到零点。这样的电平通常被称为PECL(PositiveEmitterCoupledLogic)。如果采用+3.3V
供电,则称为LVPECL。当然,此时高低电平的定义也是不同的。它的电路如图3、4所示。
其中,输出射随器工作在正电源范围内,其电流始终存在。这样有利于提高开关速度,而且
标准的输出负载是接50Ω至VCC-2V的电平上。
在使用PECL电路时要注意加电源去耦电路,以免受噪声的干扰。输出采用交流耦合还
是直流耦合,对负载网络的形式将会提出不同的需求。直流耦合的接口电路有两种工作模式:
其一,对应于近距离传送的情况,采用发送端加到地偏置电阻,接收端加端接电阻模式;其
二,对应于较远距离传送的情况,采用接收端通过电阻对提供截止电平VTT和50Ω的匹配
负载的模式。以上都有标准的工作模式可供参考,不必赘述。对于交流耦合的接口电路,也
有一种标准工作模式,即发送端加到地偏置电阻,耦合电容靠近发送端放置,接收端通过电
阻对提供共模电平VBB和50Ω的匹配负载的模式。
(P)ECL是高速领域内一种十分重要的逻辑电路,它的优良特性使它广泛应用于高速计
算机、高速计数器、数字通信系统、雷达、测量仪器和频率合成器等方面。
2.各种电平标准的讨论(TTL,ECL,PECL,LVDS、CMOS、CML)
ECL电路是射极耦合逻辑(EmitterCoupleLogic)集成电路的简称与TTL电路不同,
ECL电路的最大特点是其基本门电路工作在非饱和状态所以,ECL电路的最大优点是具有
相当高的速度这种电路的平均延迟时间可达几个毫微秒甚至亚毫微秒数量级,这使得ECL
集成电路在高速和超高速数字系统中充当无以匹敌的角色。
ECL电路的逻辑摆幅较小(仅约0.8V,而TTL的逻辑摆幅约为2.0V),当电路从
一种状态过渡到另一种状态时,对寄生电容的充放电时间将减少,这也是ECL电路具有高
开关速度的重要原因。但逻辑摆幅小,对抗干扰能力不利。由于单元门的开关管对是轮流导
通的,对整个电路来讲没有“截止”状态,所以单元电路的功耗较大。
从电路的逻辑功能来看,ECL集成电路具有互补的输出,这意味着同时可以获
得两种逻辑电平输出,这将大大简化逻辑系统的设计。ECL集成电路的开关管对的发射极
具有很大的反馈电阻,又是射极跟随器输出,故这种电路具有很高的输入阻抗和低的输出
阻抗。射极跟随器输出同时还具有对逻辑信号的缓冲作用。
在通用的电子器件设备中,TTL和CMOS电路的应用非常广泛。但是面对现在系统日
益复杂,传输的数据量越来越大,实时性要求越来越高,传输距离越来越长的发展趋势,掌
握高速数据传输的逻辑电平知识和设计能力就显得更加迫切了。
(1)几种常用高速逻辑电平
1.1LVDS电平
LVDS(LowVoltageDifferent
文档评论(0)