取样定理的证明及其应用.pdfVIP

取样定理及其应用

测控五班穆可汗

学号：3013-202-136

引言：

取样定理论述了在一定条件下，一个连续信号完全可以用离散样本值表示、这些样本值

包含了该连续信号的全部信息，利用这些样本值可以恢复原信号、可以说，取样定理在连续

信号与离散信号之间架起了一座桥梁、为其互为转换提供了理论依据。

所谓“取样”就是利用取样脉冲序列s(t)从连续信号f(t)中“抽取”一系列离散样本

值的过程、这样得到的离散信号称为取样信号fs(t)、它是对信号进行数字处理的第一个

环节。

一、定理证明：

设的频谱为离散信号x(n)的频谱为，由连续信号傅立叶变换和序列傅立

叶变换可知：

在(1)式中令t=nT(T为时域取样周期,取样频率fs=1/T),可得：

对(3)式作变量代换，令，可得：

令对(4)整理可得，

对比(2)式和(5)式可得

上式给出了连续信号频谱与离散信号频谱的关系式从中可以看出，由连续信号的频谱可以通

过以下两步得到离散信号的频谱：第一步，对连续信号的频谱进行换元、水平轴上的尺度展

缩，信号的最高角频率由变化到；第二步，对频谱图以2π的整数倍为间隔进行平

移，然后进行叠加，其幅值变为原来的1/T。由以上过程可知，只要，即原连续

信号的最高频率，则频谱平移叠加后不会发生频谱的混叠，可以无失真地换原

出原连续信号，取样定理得证。

二、取样定理的应用：基于带通取样定理的高速数据采集系统的硬件电路设计

数据采集是获得信息的一种基本手段。随着信息科学技术的迅速发展，它已经成为信息

领域中不可缺少的部分。随着科技的不断进步，人们对数据采集系统的要求也越来越高，不

仅要求取样的精度高，数据转换速度快，还要求具有抗干扰能力。

高速数据采集系统主要包括几个部分:前端调理电路，高zzz速ADC，时钟电路，微处

理器以及电源等组成。文中提出一种以NiosⅡ为核心控制器，基于带通取样的高速数据采

集系统，并设计了系统中各个部分的硬件电路。

1.信号前端处理电路

运用带通取样定理进行数据采集时为了防止引起信号混叠，可以采用抗混叠滤波器来解

决，即在取样前先进行滤波，得到想要的带通信号，再进行取样，所以在信号前端处理电路

中要采用抗混叠滤波器进行滤波处理。一般情况下，抗混叠滤波器是低通滤波器。最简单就

是一阶RC低通滤波器。如果在一级RC低通滤波器电路的输出端再加1个电压跟随器，使

之与负载很好的隔离开，就构成了1个简单的一阶有源低通滤波器。系统采用的是四阶巴

特沃斯低通滤波电路，其电路图如下图所示。

2.高速ADC采样电路

ADC选用一款高速A/D转换芯片ADC08D1000。该芯片是具有双通道结构，低功耗，高

速8位A/D转换芯片，单通道的最高取样率达到1.3Gsps，在500MHz信号输入的情况

下实际有效位数是7.4位。该芯片采用1.9V供电，满负荷工作的时候功耗为1.6W左

右。芯片内部集成了1∶2的DMUX(Demultiplexer)能够将ADC采集到的数据暂时缓存

一个周期，然后和下一个周期取样的数据一起输出，所以这样数据输出的传输速率就会减小

一半，形成4路500Mbps的8位并行数据输出。它还可以进行双边沿取样(DES)，增益

调节，自校正等。由于ADC的取样信号输入为差分方式，所以在信号进入ADC08D1000前，

要将信号经过差分放大器(AD8132)将其转换为差分信号，这时需要保持ADC的共模输出

电压Vcom和差分放大器AD8132的共模输出电压一致。其电路图如下图所示。

3.高速ADC采样电路

A/D转换器的精度越高，输入频率越高，则时钟抖动限制的信噪比将占主要因素。A/D转

换器的信噪比和模拟输入频率时钟信号的时序准确