VHDL数据类型(vhdl语法)课件.pptVIP

精选2021版课件例如:时钟边沿表示:

signalclk:instd_logic;If(clk’eventandclk=’1’)thenQ=Q+1;

则clk’eventandclk=’1’表示时钟的上升沿。即时钟变化了，且其值为1。

clk’eventandclk=’0’表示时钟的下降沿。即时钟变化了，且其值为0。数据对象属性精选2021版课件‘U’未初始化用于仿真’X’强未知用于仿真’0’强0用于综合与仿真’1’强1用于综合与仿真’Z’高阻用于综合与仿真’W’弱未知用于仿真’L’弱0用于综合与仿真’H’弱1用于综合与仿真’_’忽略用于综合与仿真**精选2021版课件VHDL数据类型FPGA应用技术精选2021版课件二、VHDL数据类型与数据对象在VHDL程序中，我们经常会遇到这样的语句:

SignalA:std_logic;VariableB:std_logic_vector(7downto0);ConstantC:integer;数据对象类型数据类型数据对象名精选2021版课件VHDL语言中的基本数据类型逻辑类型数值类型布尔代数(Boolean)位(Bit)标准逻辑(Std_Logic)整数(Integer)实数(Real)二、VHDL数据类型与数据对象精选2021版课件逻辑数据类型（1）布尔代数（Boolean）型；（2）位（Bit）；（3）标准逻辑（Std_logic）；typeBITis(‘0’,‘1’);typeBOOLEANis(FALSE,TRUE);二、VHDL数据类型与数据对象精选2021版课件标准逻辑类型TypeStd_LogicIs(‘U’,--Undefined(未初始化)‘X’,--ForcingUnknown（强未知）‘0’,--Forcing0（强0）‘1’,--Forcing1（强1）‘Z’,--HignImpedance（高阻）‘W’,--WeakUnknown（弱未知）‘L’,--Weak0（弱0）‘H’,--Weak1（弱1）‘-’,--Don’tCare（忽略）)二、VHDL数据类型与数据对象标准逻辑类型对数字逻辑电路的逻辑特性描述更加完整，真实，因此在VHDL程序中，对逻辑信号的定义通常采用标准逻辑类型.精选2021版课件逻辑序列位序列(Bit_Vector)标准逻辑序列(Std_Logic_Vector)二、VHDL数据类型与数据对象精选2021版课件Signaldata:Std_Logic_Vector(7downto0);Signaladdr:Bit_Vector(0to3);序列的范围大小声明方式:To,Downto序列的使用二、VHDL数据类型与数据对象精选2021版课件序列的分解与合成SignalA:Std_Logic_Vector(3downto0);SignalB:Std_Logic_Vector(0to3);SignalC:Std_Logic_Vector(0to1);SignalD:Std_Logic_Vector(1downto0);C=A(2downto1);B=A(3)D‘1’;二、VHDL数据类型与数据对象精选2021版课件数值类型（1）整数TypeIntegerIsRange-231~231-1

限定整数取值范围的方法:SignalA:Integer;SignalB:IntegerRange0to7;SignalC:IntegerRange-1to1;二、VHDL数据类型与数据对象精选2021版课件无符号数Unsigned与标准逻辑序列相似,声明时必须指明其位数。SignalA:Unsigned(3downto0);SignalB:Unsigned(7downto0);注意:必须使用downto形式。二、VHDL数据类型与数据对象精选2021版课件（2