EDA软件：Synopsys IC Compiler二次开发_（8）.物理验证技术.docx

PAGE1

PAGE1

物理验证技术

物理验证是集成电路设计流程中一个至关重要的步骤，它确保设计在布局和布线（PlaceandRoute,PR）后能够满足所有物理规则和设计规范。SynopsysICCompilerII（ICCompilerII）提供了强大的物理验证功能，可以帮助设计人员在设计过程中及时发现并修正物理违规问题。本节将详细介绍ICCompilerII中的物理验证技术，包括如何使用DRC（设计规则检查）、LVS（布局与电路图比较）和天线效应检查等功能。

设计规则检查（DRC）

设计规则检查（DRC）是物理验证的一个基本组成部分，用于确保布局设计符合制造工艺的物理规则。DRC违规可能会导致芯片制造过程中出现短路、断路等问题，因此及时发现并修正这些违规是非常重要的。

DRC规则文件

DRC规则文件通常由工艺厂提供，包含了所有需要检查的物理规则。这些规则文件可以是TCL脚本、GDSII文件或其他格式。在ICCompilerII中，可以使用以下命令加载DRC规则文件：

#加载DRC规则文件

set_drc_rules-file规则文件路径

DRC检查命令

在ICCompilerII中，可以使用verify_drc命令执行DRC检查。该命令可以检查当前设计的所有物理规则违规。

#执行DRC检查

verify_drc-report报告文件路径

DRC检查结果

DRC检查结果会生成一个报告文件，其中详细列出了所有发现的违规。报告文件通常包含违规的类型、位置和描述。可以通过以下命令查看DRC检查报告：

#查看DRC检查报告

report_drc-file报告文件路径

示例

假设我们有一个设计文件design.def，并且工艺厂提供了一个DRC规则文件drc_rules.txt。我们可以按照以下步骤进行DRC检查：

加载设计文件：

#加载设计文件

read_def-filedesign.def

加载DRC规则文件：

#加载DRC规则文件

set_drc_rules-filedrc_rules.txt

执行DRC检查：

#执行DRC检查

verify_drc-reportdrc_report.txt

查看DRC检查报告：

#查看DRC检查报告

report_drc-filedrc_report.txt

常见DRC违规类型

间距违规（SpacingViolations）：两个导体之间的间距不符合规则要求。

最小宽度违规（MinimumWidthViolations）：导体的宽度小于最小允许值。

最小面积违规（MinimumAreaViolations）：导体的面积小于最小允许值。

最小孔径违规（MinimumViaSizeViolations）：过孔的尺寸不符合规则要求。

最小长度违规（MinimumLengthViolations）：导体的长度小于最小允许值。

布局与电路图比较（LVS）

布局与电路图比较（LVS）是物理验证中的另一个重要步骤，用于确保布局设计与电路图设计一致。LVS检查可以发现布局中的短路、断路、错连等问题，确保设计的正确性。

LVS规则文件

LVS规则文件通常由工艺厂提供，包含了所有需要进行比较的规则。这些规则文件可以是TCL脚本、GDSII文件或其他格式。在ICCompilerII中，可以使用以下命令加载LVS规则文件：

#加载LVS规则文件

set_lvs_rules-file规则文件路径

LVS检查命令

在ICCompilerII中，可以使用verify_lvs命令执行LVS检查。该命令可以检查当前设计的布局与电路图是否一致。

#执行LVS检查

verify_lvs-report报告文件路径

LVS检查结果

LVS检查结果会生成一个报告文件，其中详细列出了所有发现的不一致。报告文件通常包含不一致的类型、位置和描述。可以通过以下命令查看LVS检查报告：

#查看LVS检查报告

report_lvs-file报告文件路径

示例

假设我们有一个设计文件design.def和一个电路图文件design.net，并且工艺厂提供了一个LVS规则文件lvs_rules.txt。我们可以按照以下步骤进行LVS检查：

加载设计文件：

#加载设计文件

read_def-filedesign.def

加载电路图文件：

#加载电路图文件

read_netlist-filedesign.net

加载LVS规则文件：

#加载LVS规则文件

set_lvs_rules-filelvs_rules.txt

执行LVS检查：

#执行LVS检查