《电子电路设计与制作》 任务六 组合逻辑电路的设计与制作.pptVIP

任务六组合逻辑电路的设计与制作

一、任务描述设计并制作一个四人表决器电路。要求能够设计一个四人表决器，按少数服从多数规则，三人或三人以上同意，则通过。利用绿、红两种颜色灯代表是否通过，并用数码管显示同意人数；用门电路或中规模集成电路译码器、数选器、加法器等完成控制任务。

二、任务分析（一）组合逻辑电路1.组合电路的特点在数字电路理论中，组合逻辑电路是一种逻辑电路，它的任一时刻的稳态输出，仅仅与该时刻的输入变量的取值有关，而与该时刻以前的输入变量取值无关。这种电路跟时序逻辑电路相反，时序逻辑电路的输出结果是依照目前的输入和先前的输入有关系。从电路结构分析，组合电路由各种逻辑门组成，网络中无记忆元件，也无反馈线。组合逻辑电路的逻辑函数如下：Li=f（A1，A2，A3……An）（i=1，2，3…m）其中，A1~An为输入变量，Li为输出变量。2.组合逻辑电路设计步骤（1）根据实际问题的逻辑关建立真值表。（2）由真值表写出逻辑函数表达式。（3）化简逻辑函数式。（4）根据逻辑函数式画出由门电路组成的逻辑电路图。

3.常用组合逻辑电路常用组合逻辑电路包括：算术运算电路、编码器、译码器、数据选择器、数据分配器、数值比较器等。（1）算术运算电路a、半加器与全加器两个数A、B相加，只求本位之和，暂不管低位送来的进位数，称之为“半加”，完成半加功能的逻辑电路叫半加器。两数相加，不仅考虑本位之和，而且也考虑低位来的进位数，称为“全加”，实现这一功能的逻辑电路叫全加器。b、加法器实现多位二进制数相加的电路称为加法器。根据进位方式不同，有串行进位加法器和超前进位加法器两种。（2）编码器用代码表示特定信号的过程叫编码；实现编码功能的逻辑电路叫编码器。编码器的输入是被编码的信号，输出是与输入信号对应的一组二进制代码。编码器包括普通编码器和优先编码器。（3）译码器把二进制代码按照愿意转换相应输出信号的过程叫译码。完成译码功能的逻辑电路叫译码器。译码器的n个输入，m个输出应满足2n≥m。译码器有二进制译码器、二—十进制译码器、数字显示译码器等类型。（4）数据选择器数据选择器（dataselector）根据给定的输入地址代码，从一组输入信号中选出指定的一个送至输出端的组合逻辑电路。有时也把它叫做多路选择器或多路调制器（multiplexer）。（5）数据分配器能够将1个输入数据，根据需要传送到m个输出端的任何一个输出端的电路，叫做数据分配器，又称为多路分配器，其逻辑功能正好与数据选择器相反。（6）数值比较器在数字电路中，经常需要对两个位数相同的二进制数进行比较，以判断它们的相对大小或者是否相等，用来实现这一功能的逻辑电路就成为数值比较器。

（二）任务分析设计一个4裁判表决电路，其中A裁判为主裁判，B、C、D为副裁判；表决规则为：1）少数服从多数；2）当同意和反对人数相同时，服从主裁判。电路设计规则为：同意用逻辑“1”表示，反对用逻辑“0”表示。电路输出Y等于“0”表示决议不通过，等于“1”表示决议通过。（三）项目设计假设裁判四人分别为ABCD，表决结果为Y，裁判通过输出为1，不通过输出为0；最终表决结果通过输出为1，不通过输出为0。

1.列写真值表ABCDY000000001000100001100100001010011000111110000100111010110111110011101111101111112.列写逻辑表达式由真值表得出逻辑表达式：Y=AB+AD+AC+BCD化简逻辑表达式：Y=AB+AD+AC+BCD=AB+AD+AC+BCD=(AB)(AD)(AC)(BCD)

3.画出逻辑电路图根据逻辑表达式，画出逻辑电路如图所示。

（四）电路设计框图

三、相关知识（一）74LS13874LS138为3线－8线译码器。1.管脚2.引脚功能A0~A2：地址输入端STA（E1）：选通端/STB（/E2）、/STC（/E3）：选通端（低电平有效）/Y0~/Y7：输出端（低电平有效）VCC：电源GND：接地A0~A2对应Y0——Y7；A0，A1，A2以二进制形式输入，然后转换成十进制，对应相应Y的序号输出低电平，其他均为高电平。

3.工作原理74LS138共有54/74S138和54/74LS138两种线路结构型式，其工作原理如下：①当一个选通端（E1）为高电平，另两个选通端（（/E2））和（/E3））为低电平时，可将地址端（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。（即输出为Y0至Y7的非）比如：A2A1A0=110时，则Y6输出端输出低电平信号。②利用E1、E2和E3可级联扩展成24线译码器；若外接一个反相器还可级联扩展成32线译码器。③若将选通端中的一个作为数据输入端时，74L