一种基于FPGA的电缆局部放电脉冲信号时频分析系统及方法 .pdfVIP

(19)中华人民共和国国家知识产权局

(12)发明专利说明书

(10)申请公布号CN107167713A

(43)申请公布日2017.09.15

(21)申请号CN201710404815.X

(22)申请日2017.06.01

(71)申请人贵州电网有限责任公司

地址550000贵州省贵阳市南明区滨河路17号

(72)发明人黄吉洋张方红杜建国李定强邵寅杨瑞景李勇辉补敏

(74)专利代理机构北京同恒源知识产权代理有限公司

代理人王海权

(51)Int.CI

权利要求说明书说明书幅图

(54)发明名称

一种基于FPGA的电缆局部放电脉

冲信号时频分析系统及方法

(57)摘要

本发明公开了一种基于FPGA的电

缆局部放电脉冲信号时频分析系统及方

法，包括多个外部ADC，用于采集局部放

电脉冲信号，并输入至FPGA的对应通道

中；外部MCU，通过gpmc或者emif总线

将脉冲宽度信息传输给FPGA，由FPGA

截取局部放电脉冲信号；FPGA，包括多个

并行排列的内部存储器，用于存储计算所

需的局部放电脉冲信号数据；还包括由多

个乘法器、除法器及傅立叶变换模块串行

组成的函数计算模块，用于完成每一个脉

冲信号的时频变换计算；内置的控制逻辑

具有多个读取地址及写入地址线，用于操

作内部存储器。解决了传统的ARM或

DSP实现时频变换耗时过多的问题，可以

优质高效的完成时频变换。

法律状态

法律状态公告日法律状态信息法律状态

权利要求说明书

1.一种基于FPGA的电缆局部放电脉冲信号时频分析系统,其特征在于:所述系统包

括

多个外部ADC,用于采集局部放电脉冲信号,并输入至FPGA的对应通道中;

外部MCU,通过gpmc或者emif总线将脉冲宽度信息传输给FPGA,由FPGA截取局

部放电脉冲信号;

FPGA,包括多个并行排列的内部存储器,用于存储计算所需的局部放电脉冲信号数

据;还包括由多个乘法器、除法器及傅立叶变换模块串行组成的函数计算模块,用于

完成每一个脉冲信号的时频变换计算;内置的控制逻辑具有多个读取地址及写入地

址线,用于操作内部存储器;

所述FPGA将多个存储器存储的数据计算完成后按照先后顺序,有序排列输出到外

部存储器进行存储,在外部MCU需要数据时,读出数据通过gpmc或者emif总线传

输给外部MCU。

2.根据权利要求1或2所述的一种基于FPGA的电缆局部放电脉冲信号时频分析系

统,其特征在于:所述MCU通过gpmc或emif总线传输局部放电脉冲信号的宽度以

及将数据显示在显示屏。

3.根据权利要求1所述的一种基于FPGA的电缆局部放电脉冲信号时频分析系统进

行时频分析的方法,其特征在于:包括以下步骤:

步骤1.采集adc信号s(tSubi/Sub),将原始采集的信号记为

s(tSubi/Sub),tSubi/Sub为信号序号,fSubi/Sub为频谱横坐标分辨率,设

采样频率为100MHz,脉冲长度为1000,则

tSubi/Sub=(0,1,...999)fSubi/Sub=(0,100K,...,99.9M);

步骤2:,根据先后顺序存入FPGA的内部存储器中,当第一个模块开始存储数据时,对

每一个数据做平方运算sSup2/Sup(tSubi/Sub),将得到的结果按先后顺序相

加Image一组脉冲数据计算完成,此时数据已存入第一个内部存储器中,然后读出

第一个内部存储器中的数据计算Image得到Image数组,存入第一个内部存储器

中覆盖掉原来的值,此时将第一个内部存储器中的数据分两通道输出,0通道最终输

出T值,1通道最终输出F值;

步骤