第六章时序逻辑电路.ppt

例6.3.2：利用同步十进制计数器74160接成同步六进制计数器解：74160具有异步置零和预置数功能，均可采用两种方法。方法一：异步置零法0000~0101六个状态为有效循环00110状态转换图问题：若触发器的复位速度慢，触发器还未复位置零信号已经消失，则导致电路的误操作，如何改进？图中的与非门G1起译码的作用；G2和G3组成了SR锁存器。加到计数器RD′的置零信号宽度与输入计数脉冲高电平持续时间相等。例6.3.2：利用同步十进制计数器74160接成同步六进制计数器方法二：置数法A、置0000B、置1001AB0010100100置数法是同步式的，即LD′=0以后，还要等下一个CLK信号到来时才置入数据，而这时LD′的信号已稳定地建立了，所以不存在异步置零法中因置零信号持续时间过短而可靠性不高的问题。状态转换图实线为A方案虚线为B方案若M可分为两个小于/等于N的因数相乘，即M=N1*N2，则可用串行进位或并行进位方式。串行进位方式以低位片的进位输出信号作为高位片的时钟输入信号;并行进位方式以低位片的进位输出信号作为高位片的工作状态控制信号（计数的使能信号），两片的CLK同时接计数输入信号。四、任意进制计数器的构成方法设已知计数器的进制为N,要构成的任意进制计数器的进制为M2、MN用多片N才能构成M，片间连接方式可为串行进位、并行进位、整体置零、整体置数四种。例6.3.3：试用两片同步十进制计数器接成百进制计数器A、并行进位方式的接法注意此处连接方式B、串行进位方式的接法注意非门的使用注：在N1、N2不等于N时，可先将两个N进制计数器分别接成N1进制计数器和N2进制计数器，然后再以串行进位或并行进位方式将它们连接起来。例6.3.3：试用两片同步十进制计数器接成百进制计数器例6.3.4：试用两片同步十进制计数器74160接成二十九进制计数器。若M为大于N的素数时，不能分解成N1和N2，前面讲的串行进位和并行进位方式行不通，采取整体置零、整体置数方式构成M进制计数器。整体置零0111负脉冲整体置数例6.3.4：试用两片同步十进制计数器74160接成二十九进制计数器。四、移位寄存器型计数器1、环行计数器如图，将移位寄存器首尾相接，即D0=Q3，在不断的输入时钟信号时寄存器里的数据将循环右移。设初始状态为Q0Q1Q2Q3=1000，则不断输入时钟信号是电路状态将按1000→0100→0010→0001→1000的次序循环改变。用电路的不同状态能够表示输入时钟信号的数目，即可把此电路作为时钟信号脉冲的计数器。电路的状态转换图为存在着几种无效循环，且一但脱离有效循环之后，电路不会自动返回有效循环中去，环行计数器不能自启动。1、环行计数器增加适当的反馈逻辑电路，可改为能够自启动的电路，如下图状态转换图2、扭环形计数器（约翰逊计数器）D0=Dn-1′不能自启动反馈电路能自启动1、分析问题，确定输入输出变量及电路的状态数，一般取原因/条件作输入逻辑变量，取结果作输出逻辑变量。2、定义输入、输出逻辑状态和每个电路状态的含义，并将电路状态顺序编号。3、按题意列出电路的状态转换表或状态转换图。逻辑问题时序逻辑函数第四节同步时序逻辑电路设计方法设计目的：根据给出的具体逻辑问题，求出实现这一逻辑功能的逻辑电路，设计结果应力求最简。设计步骤：一、逻辑抽象，得出电路的状态转换图和状态转换表六、检查设计的电路能否自启动不能则1、开始工作时通过预置数将电路的状态置成有效状态循环中的一种2、通过修改逻辑设计加以解决二、状态化简等价状态：两个电路状态在相同输入下有相同输出，且转换到同样的一个次态去。采取合并方法三、状态分配（又称状态编码）1、确定触发器的数目N要获得M个状态，必须2、规定电路状态所对应的触发器状态组合（称状态编码）四、选择触发器的类型，求出电路的状态方程和输出方程选择时要考虑到器件的实际供应情况五、根据得到的方程式画出逻辑图一句话：设计的过程与分析的过程相反