第2章DSP控制器总体结构 PPT.pptVIP

第2章TMS320F281xDSP控制器总体结构;2.6时钟与低功耗模式

2.7看门狗定时器

2.832位CPU定时器

2.9通用输入/输出

2.10片内外设寄存器

2.11外设中断扩展;2.1DSP的引脚及其功能;F2812DSP的引脚;F2810DSP的引脚;引脚说明(见教材表格);XINTF信号:地址/数据及存储器控制信号引脚

XA[18]~XA[0]:19根外部地址线。

XD[15]~XD[0]:16根外部数据线。

:微处理器/微计算机模式选择。

:外部保持请求。

:外部保持应答。

:XINTF的Zone0和Zone1选择。

:XINTF的Zone2选择。

:XINTF的Zone6和Zone7选择。

:写使能。

:读使能。

:读/写选通。

XREADY:准备好信号。;TI还推出了F2808、F2806、F2801等型号，其内部结构与F2812类似，但引脚数、时钟频率、内部资源有所降低，以降低成本。;F281xDSP的功能框图;2812DSP控制器的结构;;F281xDSP的功能框图;QuarterofaMegabyteofon-chip

FlashMemory;2812DSP的存储器映射;2810DSP的存储器映射;存储器地址空间;外部存储器及I/O扩展XINTFZone0/1,Zone2,Zone6/7,1M+32K。通过数据线XD0-XD15、地址线XA0-XA18及控制信号线扩展。;典型的DSP应用系统多采用最小系统，即系统由一个F2810DSP芯片加上相应的电源、时钟、复位、JTAG电路及应用电路构成，这种系统也称为单片系统方案（SingleChipSolution）。在程序调试过程中，可以先将程序放入到H0SARAM、L0SRAM和L1SARAM中运行仿真调试，对于程序长度小于16K时比较方便。调试完成后，再将程序放入Flash存储器中运行。;2812DSP外部接口分区XINTF;时钟XTIMCLK和SYSCLKOUT的关系示意图;XINTF对外访问时序被分成三个阶段，即起始(Lead)阶段、激活(Active)阶段和收尾(Trail)阶段。XINTF对不同的地址区域进行访问时，可以通过对应各区的XTIMING寄存器对访问时序加等待状态进行延时，等待状态可配置为若干个XTIMCLK的周期数。;XINTF时序寄存器XTIMINGx(x=0,1,2,6,7):;XINTF的寄存器;Flash存储器的特点。

Flash和OTP的功耗模式。

Flash和OTP的性能。

Flash流水线模式。

Flash和OTP寄存器。;多个??区。

有代码安全保护。

有低功耗模式。

可根据CPU频率调整的等待状态。

可提高性能的流水线模式。;Flash和OTP的功耗模式;Flash和OTP的性能;Flash和OTP配置寄存器;代码安全模块CSM(CodeSecurityModule)可以防止未被授权的人看到片内存储器的内容，防止对受保护的代码进行复制和反向工程。;受CSM影响的片内资源;CSM的状态和控制寄存器CSMCR;密码匹配流程PMF;解除DSP对L0和L1的安全保护的C语言程序。;重新保护的C代码;不同外设的时钟和复位电路;外设时钟控制寄存器PCLKCR;系统控制与外设状态寄存器SCSR;低速外设时钟定标寄存器LOSPCP;时钟电路;若DIV=0(复位值)，则CLKIN=OSCCLK/2。

若DIV=0001~1010，则CLKIN=OSCCLK*DIV/2。;voidInitSysCtrl(void) //系统初始化子程序

{

EALLOW; //#defineEALLOWasm(“EALLOW”)宏定义

SysCtrlRegs.PLLCR=0x000A; //初始化锁相环,OSCCLK=30MHz

//DIV=0x0A,CLKIN=30