《16位微机原理及接口技术》课件第3章.ppt

根据Cache、主存、CPU三者之间的关系，在这个层次中，不仅具有CPUCache主存的数据通路，还有CPU主存的直接通路。具有这个存储层次的计算机，必须事先把CPU在某一小段时间所要执行的程序从主存调入Cache中，当CPU要执行这些程序时，就直接在Cache中取存，因此，大大提高了CPU的执行速度。Cache—主存间的地址映像和调度同主存—辅存层次所采用的技术相仿，所不同的是其速度要求高，完全是由硬件实现的，而不需要辅助软件干预，因此，它是透明的。在现代计算机中，大多数系统都同时采用上述两级存储层次，从而构成了高速缓存—主存—辅存三级存储层次的典型结构，实质上是主存—辅存和Cache—主存两个两级结构。3.78088CPU的存储器组织3.7.1存储器的分段和物理地址的形成1．存储器的分段在前面介绍段寄存器时曾指出，8086/8088的可寻址空间为1MB，因此，对整个存储器空间寻址需要20位的地址码，而8086/8088CPU内的所有寄存器都是16位，只能寻址64KB，为了能对1MB的存储器进行寻址（即访问每个存储单元），8086/8088系统采用了巧妙的存储器分段技术，即将1MB的存储器空间分成若干个逻辑段，每个段最长64KB，段内地址是连续的，仍可采用16位寻址方式。逻辑段可在整个存储空间内浮动，段与段之间可以是连续的，也可以是分开的或重叠的（部分重叠或完全重叠）。但段的起始地址（也称为段首地址或段基地址）必须从能被16整除的地址开始，即每个段的首地址的低4位必须为0。这样，便可将段首地址的高16位存放在如前所述的CS、DS、SS和ES这四个段寄存器之中。2．物理地址的形成由上述分段概念可知，任何一个存储单元可以被惟一地包含在一个逻辑段中，也可以被包含在两个互相重叠的逻辑段中。存储单元的地址可以用相对于段首地址的位移量来表示，这个位移量称为“偏移地址”，其最大长度为16位。因此，只要得到一个存储单元的段首地址和段内偏移地址，就可以对该单元进行访问。段首地址（实际是高16位）存放在段寄存器中，段内偏移地址（16位）可以放在指令指示器IP中，或存放在16位的通用寄存器中。前面已经说过，对任何一个存储单元进行访问时必须用20位地址。这就是说，对每个存储单元存在两个地址，一个是由段首地址和段内偏移地址组成的地址。还有一个地址，就是我们前面所说的20位的实际访问地址。通常，称前一种地址为逻辑地址，后一种地址为物理地址。所谓逻辑地址，就是程序中使用的地址，它由段基址和段内偏移地址组成。在逻辑地址中，段基址和段内偏移地址都是16位的无符号二进制数。程序设计时使用逻辑地址。所谓物理地址，就是存储器的绝对地址（实际地址），它从00000H～FFFFFH，是CPU访问存储器时由地址总线发出的地址。显然，实际工作时，CPU访问存储器时要使用物理地址。那么，如何从16位的段首地址和16位的段内偏移地址组成的逻辑地址中得到20位的物理地址呢？所谓的存储器寻址，就是能将程序中的逻辑地址转移为物理地址的机构，由它来实现从逻辑地址到物理地址的变换。图3-10存储器物理地址的形成存储单元物理地址的计算如图3-10所示，即物理地址=段基地址×16+偏移地址;意思是将段寄存器（CS、DS、SS和ES）中的内容向左移4位（相当于乘16），然后和偏移地址相加便得出20位的物理地址。物理地址的计算是在CPU的总线接口部件BIU中的地址加法器中实现的。例如：某指令在代码段中的逻辑地址为：段首址CS=2000H，段内偏移地址IP=5F62H，则其物理地址为（CS）×16＋IP=20000H＋5F62H=25F62H。显然，若该指令的段基址为CS=2200H，而IP=3F62H，起物理地址仍为25F62H。这就是说，在8086/8088的分段结构的存储器中，同一个物理地址可以由不同的段地址和偏移地址组合得到，即指向同一物理地址的段地址和偏移地址不是惟一的。3．逻辑地址的来源表3-5逻辑地址来源由表可知，8086/8088CPU在执行程序时，每当取指令时，就会自动选择代码段寄存器CS，将CS中的内容左移4位（即乘16），再和指令指示器IP中的内容相加，形成指令所在单元的20位物理地址，即下条要取的指令地址。当要往内存写一个数据或从内存读出一个数据时，CPU会自动选择数据段寄存器DS，将DS的内容左移4位，然后再和指令中的