1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 电子工程/通信技术
  5. GSM/GPRS/EDGE

FPGA中差分信号的定义和使用.pdf

FPGA中差分信号的定义和使用.pdf

    1. 1、本文档共6页，其中可免费阅读3页，需付费100金币后方可阅读剩余内容。
    2. 2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
    3. 3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
    4. 4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
    查看更多

    FPGA中差分信号的定义和使用

    做数字电路设计的朋友对差分信号的定义应该都不会太陌生，在当前比

    较流行的高速串行总线上，基本都是使用的差分信号。比如USB，PCIE，

    SATA等等。大多数的FPGA也都支持差分信号，甚至某些新型号的

    CPLD也开始支持差分信号了。

    那么在FPGA中如何正确定义和使用差分信号呢？在这篇文章里，我们

    基于ALTERA公司的CYCLONEIII系列的FPGA芯片，做一些讨论。

    一，差分信号输出

    我们先在设计中定义一个名字为DIF_OUT的输出信号。并将

    UART_CLK时钟赋给它（UART_CLK为串口时钟，大概为115

    您可能关注的文档

    最近下载

    文档评论（0）

    飞龙在天露呃呃 + 关注
    实名认证
    内容提供者

    该用户很懒，什么也没介绍

    咨询Ta 进入空间

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >