电子技术基础项目化教程课件 项目六 逻辑代数与逻辑门电路6.2相关知识.ppt

下页上页首页7.异或门?CMOS异或门可由4个与非门构成，如图6-40所示。由图6-40可得图6-40CMOS异或非门下页上页首页8.三态门图6-41为CMOS电路图和逻辑符号，A是信号输入端，是控制信号端，也叫做使能端，Y是输出端。图6-41CMOS三态门及其逻辑符号由图6-41（a）可知：当，即为高电平时，VFP2、VFP1均截止，Y与地和电源都断开了，输出端呈现为高阻态。当，即为低电平时，VFP2、VFN2均导通，VFP1、VFN1构成反相器，故Y=A，A=0时，Y=1,为高电平；A=1时，Y=0为低电平。由此可知，该电路的输出有高阻态、高电平和低电平3种状态。9.传输门如图6-42所示为CMOS传输门和逻辑符号，其中N沟道增强型MOS管VFN的衬底接地，P沟道增强型MOS管VFP的衬底接电源VDD，两管的源极和漏极分别连在一起作为传输门的输入端和输出端，在两管的栅极上加上互补的控制信号C和。传输门实际上是一种可以传送模拟信号或数字信号的压控开关。图6-42CMOS传输门*下页上页首页1）与非门将与门和非门串联便可以实现与非门电路，如图6-22所示，其逻辑符号如图6-23所示。A、B为输入变量，Y为输出变量，与门输出同时作为非门的输入变量。根据与门和非门的逻辑功能可得到与非门真值表，如表6-13所示。?图6-22与非门逻辑电路图图6-23与非门运算逻辑符号下页上页首页根据与门和非门的逻辑功能可得到与非门真值表，如表6-13所示。?表6-13与非门运算真值表下页上页首页2）或非门将或门和非门串联便可以实现或非门电路，如图6-24所示，其逻辑符号如图6-25所示。A、B为输入变量，Y为输出变量，或门输出同时作为非门的输入变量。?图6-24或非门逻辑电路图图6-25或非运算逻辑符号下页上页首页根据或门和非门的逻辑功能可得到与非门真值表，如表6-14所示。?表6-14或非运算真值表下页上页首页2.TTL集成门电路标准TTL与非门电路原理如图6-26所示，电路有三部分组成。?图6-26TTL与非门逻辑电路图输入级：由一个多发射极晶体管VT1和电阻R1构成，相当于一个与门。?下页上页首页中间级：由晶体管VT2和电阻R2、R3组成，起反相作用，在VT2的集电极和发射极各提供一个相位反相电压信号，驱动下一级电路。?输出级：它是由VT3、VT4、VT5和R4、R5组成的。VT3、VT4组成射极跟随器，同时与VT5组成推挽电路，提高了电路的带负载能力。下页上页首页工作原理：（1）当输入端ABC中有一个或数个低电平UIL=0.3V时，对应的发射结处于正偏导通状态，此时，VT1基极电位被固定在1V上，而VT1集电结和VT2发射结因正偏电压太小而工作在死区，VT2截止，VT5截止，VT3和VT4导通，输出为高电平。?下页上页首页（2）当输入端ABC全部为高电平3.6V时，电源经过R1和VT1的集电结向VT2提供较大的基极电流，使VT3和VT5工作在饱和导通状态，输出为低电平。当电路输入全部为高电平时，输出为低电平，也称电路处于开启状态；输入中有一个或一个以上为低电平时，电路输出为高电平，也称电路处于关闭状态。根据以上分析，输出与输入之间的逻辑关系为：下页上页首页3.常用TTL门电路芯片?（1）TTL集成电路管脚识别方法在数字电路中，常用的TTL集成门电路多采用双列直插式进行封装。有些软封装类集成电路采用四列扁平式封装结构。下页上页首页如图6-27所示集成芯片管脚识别方法：将TTL集成门电路正面（印有集成门电路型号标记）正对自己，有缺口或有圆点的一端置向左方，左下方第一管脚即为管脚“1”，按逆时针方向数，清点芯片管脚数，依次为1、2、3、4···········。?图6-27TTL集成芯片管脚识别方法下页上页首页（2）TTL集成电路功能介绍1）集成与门74LS08