电子技术基础项目化教程课件 项目七 组合逻辑电路的设计 7.2.5 常用组合电路.ppt

下页上页首页当数据从输入时，输出端以反码形式输出数据；当数据D从或输入时，输出端以原码形式输出数据。如已作为数据输入D，当A2A1A0＝000时，使能端（即D）为1、0、0，译码器才能正常工作，则为0，与（即D）相同；若使能端（即D）为1、0、1，译码器不能正常工作，则为1，与（即D）相同，满足了数据分配器的逻辑功能。（3）数据分配器的应用数据选择器与数据分配器结合起来，可以实现多路数据的分时传送，以减少传输线的根数。8路数据分时传送的示意图如图7－39所示。按照常规，若讲8根数据从发送端同时传送到接收端，则需要9根（包括1根地线）。若采用多路数据分时传送，除地线外，仅用3根数据选择线和1根数据线，传输线从9根减少到了5根，当路数增多时，节省更为明显。?图7－39数据分时传送的示意图*****输入输出显示十进制A3A2A1A0abcdefg000011111100000101100001001011011012001111110013010001100114010110110115011010111116011111100007100011111118100111110119表7－107段数码译码器显示器的真值表下页上页首页输出a～g是驱动7段数码管相应显示段的信号，由于驱动共阴极数码管，故应为高电平有效，即高电平时显示极数码管亮。如果设计驱动共阳极的7段发光二极管的二—十进制译码器，则输出状态与之相反。74LS48输出高电平有效，内部有上拉电阻，可以直接驱动共阴极的发光二极管或灯缓冲器。74LS48还有一些辅助控制端，是灯测试输入端，用来检测显示管是否正常工作，如烧坏、管座接触不良等。当时，不论输入何种数码，显示管各段应全亮，否则说明显示管有故障。正常运用时，应处于高电平或悬空不接。?下页上页首页是灭零输入端，目的是把数据中不希望显示的零灭掉。当，时，输出端将灭掉高位或小数点后多余的零灭掉，使显示的数据简洁、醒目。灭零输出端，是控制低位灭零信号的，当时，将此信号作用于低位的，如低位为0时，亦将灭零。反之，若，说明本位处于显示状态，不允许低位灭零。根据所显示的十进制数字0－9的字形，可以列出四个输入A3A2A1A0和七段输出a-g间的真值表，如表2－7所示。由于74LS48驱动共引数码管，各显示断a-g为高电平时二极管导通发光。对于二进制代码1010－1111译码显示五个不正常的符号，或完全不发光，以表示输入错误的BCD码，因而该译码器具有识别伪码的能力。3）LED七段显示器显示译码器由译码驱动器和数码管两部分构成，电路如图7－24所示。图7－24LED七段显示器译码驱动电路图下页上页首页（4）译码器的应用1）用两片3-8译码器74LS138构成一个4-16译码器。?图7－25用两片3-8译码器74LS138构成一个4-16译码器下页上页首页图7－25中图中D＝0时，74LS138（低位）工作而74LS138（高位）不工作；D=1时，情况刚好相反。对应到输出，74LS138（低位）输出为Y0～Y7，74138(高位)输出为Y8～Y15，从而实现了4线-16线的译码器。?下页上页首页2）用3-8译码器74LS138和门电路设计组合逻辑电路用译码器加上门电路的方法，来实现较复杂的组合逻辑电路的设计，简单方便。对于译码器的选用变量译码器和码制变换译码器居多，74LS138和74LS42是常用的译码器。对于门电路的选择以与非门和或非门居多，用译码器设计组合逻辑电路的方法和用门电路实现步骤相似，下面举例介绍其设计步骤。?下页上页首页例7－7某工厂有A、B