FPGA开发技术框架.pdfVIP

  1. 1、本文档共11页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

FPGA开发技术框架

一.开发流程:

1.需求定义

明确系统的性能指标和实现目标。

2.RTL级HDL描

描寄存器与寄存器之间的逻辑功能,用综合工具生成门级网表,描系

统的功能框架。

3.功能仿真

验证RTL级描是否与设计意图一致。

4.管脚分配与设计约束

将设计文件的输入输出信号指定到器件的某个管脚,设置此管脚的电平标

准,设计时序约束,和综合、布局布

文档评论(0)

猫猫网络 + 关注
官方认证
文档贡献者

本公司提供咨询服务及文档服务!

认证主体遵化市龙源小区猫猫网络技术服务部(个体工商户)
IP属地河北
统一社会信用代码/组织机构代码
92130281MAE3KL941P

1亿VIP精品文档

相关文档