基于FPGA实现的万兆网TCP协议卸载引擎TOE的系统 .pdfVIP

(19)中华人民共和国国家知识产权局

(12)发明专利说明书

(10)申请公布号CN105516191A

(43)申请公布日2016.04.20

(21)申请号CN201610022115.X

(22)申请日2016.01.13

(71)申请人成都市智讯联创科技有限责任公司

地址610000四川省成都市武侯区武侯新城管委会武青南路33号2层204号

(72)发明人刘峰李峰

(74)专利代理机构成都顶峰专利事务所(普通合伙)

代理人赵正寅

(51)Int.CI

H04L29/06

权利要求说明书说明书幅图

(54)发明名称

基于FPGA实现的万兆网TCP协议

卸载引擎TOE的系统

(57)摘要

本发明公开了一种基于FPGA实现

的万兆网TCP协议卸载引擎TOE的系

统。本发明包括用于实现TCP/IP协议栈及

万兆网MAC层的FPGA，与FPGA相连的

万兆网PHY芯片，与FPGA相连并用于充

当万兆网传输介质的10G光收发模块，以

及与FPGA相连用于数据缓存的DDR外部

存储器。本发明创新性地采用FPGA实现

TCP/IP协议栈，通过硬件的方式来替代了

传统处理器加操作系统实现的软TCP/IP协

议栈。本发明既有效提高了TCP/IP协议栈

的处理速度，又实现了万兆网络传输的平

稳均衡性，最主要实现了计算机应用与网

络协议的分离。

法律状态

法律状态公告日法律状态信息法律状态

权利要求说明书

1.一种基于FPGA实现的万兆网TCP协议卸载引擎TOE的系统，其特征在于，包

括用于实现TCP/IP协议栈及万兆网MAC层的FPGA，与FPGA相连的万兆网

PHY芯片，与FPGA相连并用于充当万兆网传输介质的10G光收发模块，以及与

FPGA相连用于数据缓存的DDR外部存储器。

2.根据权利要求1所述的基于FPGA实现的万兆网TCP协议卸载引擎TOE的系统，

其特征在于，还包括与FPGA相连用于与计算机互联的PCIE高速总线接口，以及

与FPGA相连用于与设备互联的FMC接口或/和CPCI接口。

Claim3.根据权利要求1或2所述的基于FPGA实现的万兆网TCP协议卸载引擎

TOE的系统，其特征在于，所述FPGA包括TCP协议发送模块、UDP协议发送模

块、IP协议发送模块、TCP协议接收模块、UDP协议接收模块、IP协议接收模块、

ICMP协议模块、ARP协议模块、PCIE接口发送模块、PCIE接口接收模块、FMC

接口发送模块、FMC接口接收模块、套接字数据收发应用模块。

Claim4.根据权利要求1或2所述的基于FPGA实现的万兆网TCP协议卸载引擎

TOE的系统，其特征在于，所述光收发模块上还连接有用于接入万兆网的10G光

收发接口。

说明书

技术领域

本发明涉及万兆网高性能TCP/IP协议栈领域，具体涉及一种基于FPGA实现的万

兆网TCP协议卸载引擎TOE的系统。

背景技术

随着网络技术，尤其是光纤技术的快速发展，光纤通信网络等高速通信网络正迅速

成为主要的网络传输手段，网络带宽也不断提升。网络应用的性能需求表现为高吞

吐率、低延迟、高带宽、低主机开销和低存储开销等特点。根据Thumb定律，传

输1bit数据大约需要1Hertz的CPU性能，因此随着千兆以太网和万兆以太网的出

现，CPU资源的消耗越来越大。此外，由于大多数操作系统均为非实时操作系统，

采用CPU作为协议栈的主要处理平台，其调度及缓存的时延也随着