EDA试卷一_原创文档.pdf

一、填空题(本大题共10小题，每空1分，共20分)

1．一般把EDA技术的发展分为MOS时代、CMOS时代和ASIC三个阶段。

2．EDA设计流程包括设计输入、设计实现、实际设计检验和下载编程四个步骤。

3．EDA设计输入主要包括图形输入、HDL文本输入和状态机输入。

4．时序仿真是在设计输入完成之后，选择具体器件并完成布局、布线之后进行的时序关系

仿真,因此又称为功能仿真。

5．VHDL的数据对象包括变量、常量和信号，它们是用来存放各种类型数据的容器。

6．图形文件设计结束后一定要通过仿真，检查设计文件是否正确。

7．以EDA方式设计实现的电路设计文件，最终可以编程下载到FPGA和CPLD芯片中，

完成硬件设计和验证。

8．MAX+PLUS的文本文件类型是（后缀名）.VHD。

9．在PC上利用VHDL进行项目设计，不允许在根目录下进行，必须在根目录为设计建立一

个工程目录（即文件夹）。

10．VHDL源程序的文件名应与实体名相同，否则无法通过编译。

二、选择题：(本大题共5小题，每小题3分，共15分)。

1．IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功

能块，但不涉及实现该功能块的具体电路的IP核为__________。A

A.软IPB.固IPC.硬IPD.都不是

2．综合是EDA设计流程的关键步骤，在下面对综合的描述中，_________是错误的。D

A.综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；

B.综合就是将电路的高级语言转化成低级的，可与FPGA/CPLD的基本结构相映射的网表文

件；

C.为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束；

D.综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种

映射关系是唯一的（即综合结果是唯一的）。

3．大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正

确的是__C__。

A.FPGA是基于乘积项结构的可编程逻辑器件；

B.FPGA是全称为复杂可编程逻辑器件；

C.基于SRAM的FPGA器件，在每次上电后必须进行一次配置；

D.在Altera公司生产的器件中，MAX7000系列属FPGA结构。

4．进程中的变量赋值语句，其变量更新是_________。A

A.立即完成；B.按顺序完成；C.在进程的最后完成；D.都不对。

5.VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，

结构体描述______。D

A.器件外部特性；B.器件的综合约束；

C.器件外部特性与内部功能；D.器件的内部功能。

6．不完整的IF语句，其综合结果可实现________。A

A.时序逻辑电路B.组合逻辑电路

C.双向电路D.三态控制电路

7．子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化），以及提高运行速度

（即速度优化）；指出下列哪些方法是面积优化_________。B

①流水线设计②资源共享③逻辑优化④串行化⑤寄存器配平⑥关键路径法

A.①③⑤B.②③④

C.②⑤⑥D.①④⑥

8.下列标识符中，__________是不合法的标识符。B

A.State0B.9moonC.Not_Ack_0D.signall

9.关于VHDL中的数字，请找出以下数字中最大的一个：__________。A

A.2#1111_1110#B.8#276#C.10#170#D.16#E#E1

10．下列EDA软件中，哪一个不具有逻辑综合功能：________。B

A.Max+PlusIIB.ModelSimC.QuartusIID.Synplify

11．在EDA工具中，能完成在目标系统器件上布局布线软件称为（C）

A.仿真器B.综合器C.适配器D.下载器

12．在执行MAX+PLUSⅡ的（d）命令，可以精确分析设计电路输入与输出波形间的延