数字电子技术 第四章 触发器－熊兰 学习课件.ppt

概述触发器的逻辑功能及其描述仿法作业4.164.204.222．具有直接置0端RD和直接置1端SD的CMOS边沿D触发器CMOS边沿触发器CMOS触发器与TTL触发器一样，种类繁多。常用的集成触发器有74HC74（D触发器）和CC4027（JK触发）。CC4027管脚排列图如下。CMOS触发器管脚排列图本节只讨论有时钟控制的触发器。1.特性表RS触发器凡在时钟控制下，逻辑功能符合此特性表的触发器就叫做RS触发器。D触发器等。T触发器、JK触发器、RS触发器、时钟控制的触发器根据功能不同，分为:RS001010011100101110111000不定111不定nQn+1Q00001（2）输出信号过程CP下降沿到来时，主触发器控制门G7、G8封锁，在CP=1期间接收的内容被存储起来。同时，从触发器控制门G3、G4被打开，接收主触发器的输入信号，输出端随之改变状态。在CP=0期间，由于主触发器保持状态不变，因此从触发器的状态即Q、Q的值当然不变。CP下降沿到来时有效特性方程逻辑符号电路特点主从RS触发器：采用主从控制结构，从根本上解决了输入信号直接控制的问题。CP＝1期间接收输入信号；CP下降沿到来时输出状态发生改变。但仍然存在着约束问题，即在CP＝1期间，输入信号R和S不能同时为1。4.3.2主从JK触发器代入主从RS触发器的特性方程，即可得到主从JK触发器的特性方程：将主从JK触发器没有约束。＆＆特性表时序图电路特点逻辑符号①主从JK触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题。CP＝1期间接收输入信号，CP下降沿到来时输出改变状态。②输入信号J、K之间没有约束。③但仍然引起一次变化问题。图示为J、K变化时主触发器及从触发器输出的波形。＆＆010000图示为J、K变化时主触发器及从触发器输出的波形。＆＆011010100000图示为J、K变化时主触发器及从触发器输出的波形。＆＆01010001010101图示为J、K变化时主触发器及从触发器输出的波形。CP=1期间，R主=Q从=0（无论S主=0或1）决定了Y=Ｑ主只能保持0或者一次改变为１后保持为１。同理，CP=1期间，S主=Q从=0（无论R主=0或1）决定了Y=Ｑ主只能保持1或者一次改变为0后保持为0。图示为J、K变化时主触发器及从触发器输出的波形。结论：在时钟脉冲作用期间，J、K的变化可能引起主触发器状态的改变，但只能改变一次，这种现象为主从JK触发器的一次变化现象。一次变化现象说明主从JK触发器对干扰很敏感，可发生误触发。带清零端和预置端的主从JK触发器011110=0110001111RD=0，SD=1，直接置0SD=0，RD=1,直接置1110=011带清零端和预置端的主从JK触发器的逻辑符号特性表(功能表)集成主从JK触发器低电平有效低电平有效CP下降沿触发与输入主从JK触发器的逻辑符号主从JK触发器功能完善，并且输入信号J、K之间没有约束。但主从JK触发器还存在着一次变化问题，即主从JK触发器中的主触发器，在CP＝1期间其状态能且只能变化一次，这种变化可以是J、K变化引起，也可以是干扰脉冲引起，因此其抗干扰能力尚需进一步提高。在CP＝１期间，如果ＲＳ因干扰变化，则Ｑ将变化。如果Ｑ仅在CP的边沿变化，则电路抗干扰能力强。4.4边沿触发器边沿触发器:Ｑ仅在CP的边沿变化的触发器。类型：边沿延时型、维持阻塞型。4.4.1边沿延时型JK触发器（略）4.4边沿触发器（a）逻辑电路2)CP=1期间：≥1AB≥1CDQSRQCPKJQ3Q4G1G2G4G3(a)1)CP=0时：构成RS=11的基本RS触发器，保持状态不变。仍然保持状态不变。4.4.1边沿延时型JK触发器（略）3)CP下降沿时刻：（a）逻辑电路≥1AB≥1CDQSRQCPKJQ3Q4G1G2G4G3(a)由于门G3、G4的延时t