- 1、本文档共7页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
CMI码的建模与设计
摘要:CMI码是传号反转码的简称,它是一种应用于PCM四次群和光纤传输系统中的常用线路码型,具有码变换设备简单、
有较多的电平跃变,含有丰富的定时信息,便于时钟提取,有一定纠错能力等优点。
在高次脉冲编码调制终端设备中广泛应用作接口码型,在速率低于8448Kb/s的光纤数字传输系统中也被建议作为线路
传输码型。由于EDA技术可以简化电路,集成多块芯片,减小电路体积,所以程序采用VHDL进行描述,并用MaxplusII、
QuartusII等软件仿真实现所有功能。
关键词:分频;编码;译码;仿真;建模。
前言
QuartusII是Altera公司在在Max+plusII基础上推出的新一代功能强大的Windows环境下
CPLD/FPGA的开发软件。该开发软件是一个完全集成化、易学易用的可编程逻辑设计环境,可以在多种平
台上运用。它所提供的灵活性和高效性是无可比拟的,其丰富的图形界面,辅之以完整的、可及时访问的
在线文档,使初学者能够轻松掌握和使用QuartusII软件。
QuartusII软件支持各种HDL设计输入选项,如VHDL、VerilogHDL和AHDL等,它允许设计人员添加
自己认为有价值的宏单元。QuartusII系统的核心编译器Compiler支持Altera公司的FLEX10K、FLEX6000、
MAX9000、MAX3000、MAX7000、Cyclone、CycloneII、CycloneIII、stratix、stratixII、stratixIII、
stratixGX及stratixIIGX等可编程逻辑器件系列,提供了真正与结构无关的可编程逻辑设计环境。
QuartusII的编译器还提供了强大的逻辑综合与优化功能,使用户比较容易的将设计集成到器件中。
1设计原理
数字基带信号时数字信息的电脉冲表示,不同形式的数字基带信号具有哟不同的频谱结构,合理地设
计数字基带信号以使数字信息变换为合适于给定的传输特性的频谱结构,这是基带信号传输首先要考虑的
问题。通常将数字信息的电脉冲表示过程称为码型变换,在有线信道中传输的数字信号又称为线路传输码
型。CMI就是其中之一。
原理如图一:
图一CMI建模原理框图
CMI编码规则:CMI码是一种双极性二电平码。规则如下:‘0’码用‘01’替换,‘1’码用‘00’和
‘11’码交替表示,容易实现,‘10’是禁码,编码不会出现三个以上的0或者1。
CMI编码需要一个时钟CLK和一个原始信号输入,所以需要Pn码产生模块产生Pn序列。其中译码是
-1-
将两位数据比如‘00’‘01’转换成一位数据‘1’‘0’,故译码的频率应该是Pn码和CMI编码的两倍。故
需要一个分频模块,产生CLK1,CLK2,使CLK2是CLK1的两倍关系。
2设计内容
2.1分频模块的VHDL实现
根据分频原理,可设该器件的符号如图二所示。其中Clkin是时钟输入端,clkout1和clkout2是始
终输出,clkout1的频率是clkout2的两倍。
程序如下:
libraryieee;
useieee.std_logic_1164.all;
entityfenpinis
port(clkin:instd_logic;
clkout1:outstd_logic;
clkout2:outstd_logic);
endfenpin;
architecturebehaveoffenpinis
图二分频器打包元件
signaldata:integerrange0to1;
signald
文档评论(0)