《Verilog HDL数字系统设计与应用》 课件 FPGA-第2章-开发工具的介绍和使用.pptx

第2章开发工具的介绍和使用

2.1Vivado软件的介绍Vivado设计套件是Xilinx厂商于2008年研发的，2012年发布的高度集成FPGA开发环境。Vivado彻底完善了FPGA硬件开发堆栈的基础，提供系统到IC级别的设计工具，旨在提供超高生产力的设计方法。Vivado是在原有ISE设计套件的基础上研发的，在各方面性能上有很大改进，比如数据格式的统一、业界的标准性、强大的脚本功能，可以使用C语言开发或在DSP上开发，仿真速度可达ISE的3倍，使用C/C++语言可将验证速度提高100倍。随着Xilinx芯片架构的持续发展，Vivado也不断增加新应用领域，比如针对嵌入式开发人员的SDSoC，为数据中心部署开发的SDAccel，以及面向AI的工具包。目前，Vivado套件支持Xilinx高端系列产品，能够在Windows系统和Linux系统下进行大型复杂系统设计，极大丰富了FPGA的应用生态。

2.2Vivado软件的使用1、工程创建：（1）双击Vivado软件，弹出Vivado欢迎界面。（2）在QuickStart中点击CreatProject选项，在NewProject向导中点击Next，填写工程名和存储路径。工程名和存储路径要求必须是英文字母、数字和下划线等字符组合，并要求以英文字母开始。（3）选择RTLProject，为工程选择类型。（4）根据自己的需要，选择一款FPGA开发芯片，在DefaultPart对话框中选择FPGA型号。（5）NewProjectSummary中显示了新建工程的硬件信息是否完整，如有异议可点击Back进行修改，无异议可点击Finish完成工程创建。

1、工程创建（1）双击Vivado软件，弹出Vivado欢迎界面。

1、工程创建（2）在QuickStart中点击CreatProject选项，在NewProject向导中点击Next，填写工程名和存储路径。工程名和存储路径要求必须是英文字母、数字和下划线等字符组合，并要求以英文字母开始。

1、工程创建（3）选择RTLProject，为工程选择类型。

1、工程创建（4）根据自己的需要，选择一款FPGA开发芯片，在DefaultPart对话框中选择FPGA型号。

1、工程创建（5）NewProjectSummary中显示了新建工程的硬件信息是否完整，如有异议可点击Back进行修改，无异议可点击Finish完成工程创建。

2.2Vivado软件的使用2、添加建设文件：（1）在Vivado工程界面的PROJECTMANAGER中选择AddSources或者在File中点击AddSources，选择Addorcreatedesignsources。（2）在AddorCreateDesignSource向导中点击CreateFile，填写文件类型（lab1.v）、文件名和位置，然后点击Finish。（3）弹出的定义模块窗口中，可以修改模块名（lab1）、定义模块端口，然后点击OK。（4）在Sources界面中的DesignSources中双击lab1.v，在lab1.v工程文件中输入相应代码。

2、添加建设文件（1）在Vivado工程界面的PROJECTMANAGER中选择AddSources或者在File中点击AddSources，选择Addorcreatedesignsources。

2、添加建设文件（2）在AddorCreateDesignSource向导中点击CreateFile，填写文件类型（lab1.v）、文件名和位置，然后点击Finish。

2、添加建设文件（3）弹出的定义模块窗口中，可以修改模块名（lab1）、定义模块端口，然后点击OK。

2、添加建设文件（4）在Sources界面中的DesignSources中双击lab1.v，在lab1.v工程文件中输入相应代码。

2.2Vivado软件的使用3、仿真：（1）在File中点击AddSources，选择Addorcreatesimulationsources，添加或创建仿真源文件。（2）在添加源文件向导中选择CreateFile，在CreateSourceFile中填写文件类型(Verilog)、文件名（lab1_tf）和位置，然后点击Finish。（3）双击Sources内SimulationSources中的仿真文件（lab1_tf.v）。（4）编写测试程序。（5）选择SIMULATION中的RunSimulation，运行RunBehavioralSimulation，进行行为仿真。（6）在SIMULATION窗口中可看到相应的波形，