数字电子技术 试卷及答案 卷4.doc

数字电子技术试卷4

一、填空题（本大题共10小题，每空格1分，共10分）

请在每小题的空格中填上正确答案。错填、不填均无分。

1．(1011.01)2=()10；

2．(18.25)10=()16

3．8421BCD=(________)10。

4．正常工作情况下，能带同类门电路的最大数目称为。

5．三态与非门的三种工作状态是指0态、1态和______态。

6．在数字电路中，晶体管工作在开关状态，即或者在截至区，或者在_____区。

7．对于JK触发器，当J、K为时，触发器处于保持状态。

8．A/D转换的主要步骤是采样、保持、量化及___________。

9．如用ROM实现两个3位二进制数相乘的乘法器，其所需的容量为。

10．一个4位右移寄存器初态为0000，串行输入二进制数为D3D2D1D0=1011，至少经过

个CP脉冲后寄存器状态变为Q0Q1Q2Q3=1100。

二、选择题（本大题共10小题，每小题2分，共20分）

在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。

11.如图1所示电路表示的由电阻和二极管构成门电路是门。【】

图1

A．与B．或C．与非D．或非

12.下列真值表所示的逻辑运算是运算。【】

A

B

F

0

0

1

0

1

0

1

0

0

1

1

0

A．与；B．或；C．与非；D．或非

13．与逻辑式相等的式子是。【】

A．ABCB．1+BCC．AD．

14．一个具有n个地址端的数据选择器的功能是。【】

A．n选1B．2n选1C．2n选1D．（2n－1）选1

15．图2所示电路均由TTL门电路构成，意欲通过输出端并接以扩展功能，但从集成块内部结构考虑，其中有一种是不允许的，它是（）。【】

A．B．C．D．

图2

16．逻辑表达式,当时，会产生险象。【】

A．A==0B．A=B=1C．A=B=0D．A==1

17．由555定时器构成的单稳态触发器，其输出脉冲宽度取决于。【】

A．电源电压B．触发信号幅度C．触发信号宽度

D．外接R、C的数值

18．图3所示CMOS集成门电路的逻辑表达式是。【】

A．F=B．F=C．F=A⊕BD．F=A+B

图3

19．图4所示由JK触发器组成的时序电路，是一种。【】

图4

A．单向串入并出移位寄存器B．并入并出双向移位寄存器

C．同步二进制加法计数器D．异步二进制加法计数器

20．某热电偶测量0～450℃温度范围，输出信号电压为0～0.025V，要求分辨温度为0.1℃问选用A/D转换器的位数（）。【】

A．14B．13C．12D．8

三、分析题（本大题共6小题，其中第25题10分，其余每小题8分，共50分）

21．化简题：

（1）代数法化简

（2）试用卡诺图简化函数F（A,B,C,D）=∑m（1,4,11,14）+∑d（3,6,9,12）成最简与或式。

22．试分析图5所示由1位全加器及与或门组成的电路，写出其输出方程式，并说明其功能。

图5

23．假定触发器初态为0，JK触发器和维持阻塞D触发器如图6（a）所示，画出图6（b）所示作用下的的波形。

（a）

（b）

图6

24．对于图7所示PAL，试列出其输入、输出真