计组实验报告9(1).docVIP

实验报告

2014年05月29日成绩：

姓名

曹亚娟

学号班级专业

计算机科学与技术

课程名称

《计算机组成原理》

任课老师

冯建文

指导老师

冯建文

机位号

实验序号

9

实验名称

实现R-I型指令的CPU设计实验

实验时间

实验地点

1教225

实验设备号

一、实验程序源代码

moduleRI_CPU_Top(rst,clk_100MHZ,BTN,select,LED);

inputrst;

inputclk_100MHZ,BTN;

input[3:0]select;

output[7:0]LED;

wireclk;

wire[31:0]M_R_Data;

wire[31:0]ALU_F;

reg[7:0]LED;

BTN_OKbtn(

.clk_100MHz(clk_100MHZ),

.BTN(BTN),

.BTN_Out(clk)

);

CPUcpu(

.rst(rst),

.clk(clk),

.clk_100MHZ(clk_100MHZ),

.ALU_F(ALU_F),

.ZF(ZF),

.OF(OF),

.M_R_Data(M_R_Data)

);

always@(*)

begin

if(rst)

begin

LED=32b0000_0000;

end

case(select)

4b0000:

LED=ALU_F[7:0];

4b0001:

LED=ALU_F[15:8];

4b0010:

LED=ALU_F[23:16];

4b0011:

LED=ALU_F[31:24];

4b0100:

LED=M_R_Data[7:0];

4b0101:

LED=M_R_Data[15:8];

4b0110:

LED=M_R_Data[23:16];

4b0111:

LED=M_R_Data[31:24];

4b1000:

beginLED[7]=ZF;LED[6:1]=6b0;LED[0]=OF;end

default:

LED=32b0000_0000;

endcase

end

endmodule

moduleBTN_OK(

inputclk_100MHz,

inputBTN,

outputregBTN_Out

);

regBTN1,BTN2;

wireBTN_Down;

reg[21:0]cnt;

regBTN_20ms_1,BTN_20ms_2;

wireBTN_Up;

always@(posedgeclk_100MHz)

begin

BTN1=BTN;

BTN2=BTN1;

end

assignBTN_Down=(~BTN2)BTN1;//从0到1的跳变

always@(posedgeclk_100MHz)

begin

if(BTN_Down)

begin

cnt=22b0;

BTN_Out=1b1;

end

else cnt=cnt+1b1;

if(cnt==22h20000)BTN_20ms_1=BTN;

BTN_20ms_2=BTN_20ms_1;

if(BTN_Up)BTN_Out=1b0;

end

assignBTN_Up=BTN_20ms_2(~BTN_20ms_1);//从1到0

endmodule

moduleCPU(rst,clk,clk_100MHZ,ALU_F,ZF,OF,M_R_Data);

inputrst;

inputclk;

inputclk_100MHZ;

output[31:0]ALU_F;

outputZF;

outputOF;

output[31:0]M_R_Data;

wire[31:0]R_Data_A;

wire[31:0]R_Data_B;

wire[31:0]Inst_code;

/*R型*/

wire[5:0]OP;

wire[4:0]rs;

wire[4:0]rt;

wire[4:0]rd;