如何有效地在ATE上提高DDR存储器接口测试覆盖率.pdf

中国集成电路

CIC封装与测试

ChinalntegratedCircult

如何有效地在ATE上

提高DDR存储器接口测试覆盖率

上海交通大学微电子学院叶庆郭铮楚中曙粟涯

摘要双倍数据速率DDRDoubleDataRateDRAM由于其速度快容量大而且价格便宜因此在各

:(,)、,,

种需求大量数据缓存的场合得到了广泛使用目前芯片上内嵌的DDRDRAM接口已经成为标准接口这

。,

就需要对其本身进行测试由于每个芯片速度特性的不同使得DDRDRAM接口时间特性也不一样用相

。,,

同的测试程序覆盖速度不同的芯片会造成测试覆盖率的不同本文在DQS上升沿转换点的有哪些信誉好的足球投注网站定位

,。

基础上通过对DQSDQ时间采样点赋值的方法有效地解决了因芯片速度特性不同而引起的测试覆盖

,、,

率问题该方法经过批量生产的验证可以提高约的测试良率

。,30%。

关键词采样点输出数据波形时间采样点有哪些信誉好的足球投注网站定位

DDR,(),

:

基本相同但DDR在时钟脉冲的上升和下降沿均读

1.DDRDRAM简介,

取数据,所以数据传输率可以是时钟频率的两倍。

DDR引入了一个双向数据时钟信号(DQS)它在发

双倍数据速率(DDRDoubleDataRate)DRAM内,

,

存与标准同步动态随机内存(SDRDRAM)非常相送和接收数据时起作用。DQS在读取数据时数据由

DDRSDRAM发出在写入数据时数据由DDR控制

象。SDRDRAM接收的地址命令由二个地址字组成,,

为节省输入管脚采用了复用方式第一地址字由行器发出。DQS在读取数据时是与数据DQ时沿对齐

,。

地址选通RAS锁存在DRAM芯片紧随RAS命的,写入数据时是与DQ中间对齐的。DDR

()。

令之后列地址选通CAS锁存第二地址字经过SDRAM是通过一对差分时钟(CKand/CK)和命令

,()。

地址和控制信号进行操作数据传输是由来

和存储的数据可以被读取数(),DQS

RASCAS,RASCAS

,、、

据有效均在时钟脉冲的上升边沿被启动根据时钟