2022年玉林师范学院软件工程专业《计算机组成原理》科目期末试卷A(有.pdfVIP

2022年玉林师范学院软件工程专业《计算机组成原理》科目期末试卷

A（有答案）

一、选择题

1、一个存储器系统中，常常同时包含ROM和RAM两种类型的存储器，如果用lK×8位

的ROM芯片和lK×4位的RAM芯片，组成4K×8位的ROM和1K×8位的RAM存储

系统，按先ROM后RAM进行编址。采用3-8译码器选片，译码信号输出信号为Y0~Y7，

其中Y4选择的是（）。

A.第一片ROMB.第五片ROMC.第一片RAMD.第一片RAM和第二片RAM

2、下述说法中正确的是（）。

I.半导体RAM信息可读可写，且断电后仍能保持记忆

Ⅱ.动态RAM是易失性RAM，而静态RAM中的存储信息是不易失的

Ⅲ.半导体RAM是易失性RAM，但只要电源不断电，所存信息是不丢失的

IV.半导体RAM是非易失性的RAM

A.I、Ⅲ只有B.ⅢC.Ⅱ、IV全错D.

3、下列关于配备32位微处理器的计算机的说法中，正确的是（）。

该机器的通用寄存器一般为32位

Ⅱ.该机器的地址总线宽度为32位

Ⅲ.该机器能支持64位操作系统

IV.一般来说，64位微处理器的性能比32位微处理器的高

A.I、ⅡB.I、Ⅲ、C.IⅣ、IⅡD.I、Ⅳ

4、只有当程序要执行时，它才会去将源程序翻译成机器语言，而且一次只能读取、翻译

并执行源程序中的一行语句，此程序称为（）。

A.目标程序编译程序B.解释程序C.汇编程序D.

5、下列选项中，能缩短程序执行时间的措施是（）。

1.提高CPU时钟频率Ⅱ.优化数据通路结构ll.对程序进行编译优化

A.仪I、Ⅱ仅B.I、Ⅲ仅ⅡC.、ID.I、Ⅱ、Ⅲ

6、总线的数据传输速率可按公式Q=Wf/N计算，其中Q为总线数据传输速率，W为总

线数据宽度（总线位宽/8），f为总线时钟频率，N为完成一次数据传送所需的总线时钟

周期个数。若总线位宽为16位，总线时钟频率为8MHz，完成一次数据传送需2个总线

时钟周期，则总线数据传输速率Q为（）。

A.16Mbit/sB.8Mbit/sC.16MB/sD.8MB/s

7、在下列各种情况中，最应采用异步传输方式的是（）.

A.I/O接口与打印机交换信息

B.CPU与主存交换信息

C.CPU和PCI总线交换信息

D.由统一时序信号控制方式下的设备

8、下列部件中不属于执行部件的是（）。

A.控制器B.存储器C.运算器D.外部设备

9、下列说法中，正确的是（）。

A.加法指令的执行周期一定要访存

B.加法指令的执行周期一定不要访存

C.指令的地址码给出存储器地址的加法指令，在执行周期一定要访存

D.指令的地址码给出存储器地址的加法指令，在执行周期一定不需要访存

10、流水线中有3类数据相关冲突：写后读相关、读后写相关、写后写相关。那么

下列3组指令中存在读后写相关的是（）。

A.I，SUBR，R，R；（R）-（R）→R

1123231

I，ADDR，R，R；（R）+（R）→R

2451514

B.I，STAM，R；（R）→M，M为主存单元

122

I，ADDR，R，R；（R）+（R）→R

2245452

C.I，MULR，R，R；（R）×（R）→R

1321233

I，SUB