数电实现的数字时钟.pdfVIP

数字电路课程设计报告

设计课题：多功能数字钟电路的设计与制作

多功能数字钟电路的设计与制作

一、设计任务与要求

数字钟是采用数字电路实现时、分、秒，数字显示的计时装置。钟表的数字

化在提高报时精度的同时，也大大扩展了它的功能，诸如定时自动报警、按时自

动打铃等。因此，研究数字钟，扩大其应用，有着非常现实的意义。

1.方案设计目的

用中小规模集成电路设计一台能显示时、分、秒的数字电子钟，要求如下：

1.由晶体振荡电路产生1HZ的标准脉冲信号。

2.秒、分为00——59六十进制计数器，时为00——23二十四进制计数器

3.可手动校准。只要将开关置于校准位置，即可对分别对分、时进行手动脉

冲输入校准或连续脉冲校准调整。

4.定时闹钟。定时闹钟电路要求在所设定时间进行报时。

2.技术指标

1.显示时、分、秒的可以24小时制或12小时制。

3.具有校时功能：可以对小时和分单独校时，对分校时的时候，停止分向

小时进位。校时时钟源可以手动输入或借用电路中的时钟。

4.定时功能：可以设定定时时间，当数字时钟计时到定时时间时，能进行

报警。

5.为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。

二、方案设计与论证

1.方案设计

一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器和定

时器组成。干电路系统由秒信号发生器、“时、分、秒、”计数器、译码器及显示

器、电路组成。

首先构成一个555定时器产生一秒钟的震荡周期，由74LS90采用清零法分

别组成六十进制的秒计数器、六十进制分计数器、二十四进制时计数器。使用

555定时器的输出作为秒计数器的CP脉冲，把秒计数器地进位输出作为分计数

器地CP脉冲，分计数器的进位输出作为时计数器的CP脉冲。使用LED显示器进

行显示。

2.方案论证

(1)数字钟的基础电路

秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用

石英晶体振荡器加分频器来实现，在此我们用555定时器来实现。将标准秒信号

送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分

脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”同理发出一

个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计

时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”、计数

器的输出状态送到七段显示译码器译码，通过七位LED七段显示器显示出来。

选用合适的集成块，本实验中使用的芯片有555时基电路一块，74LS90十

块，74LS08五块以及TTL逻辑门若干、电阻电容若干、电源导线若干。根据实

验原理图进行联线就可以组成一个数字钟。

(2)扩展电路

闹钟定时——当定时控制电路的时分与时钟电路的时分相同时，灯亮。

三、单元电路设计与参数计算

1.555时基电路

晶体振荡器采用555时基电路，它是一种数字、模拟混合型的中规模集成电

路，应用十分广泛。它是一种产生时间延迟和多种脉冲信号的电路，由于内部电

压标准使用了三个5K电阻，故取名555电路。其电路类型有双极性和CMOS型两

大类，二者的结构和工作原理类似。二者的逻辑功能和引脚排列完全相同，易于

互换。

图1555的内部结构图

图2555外部管脚图

2.74LS90异步加法计数器

74LS90由四个触发器及附加门组成，它有两个时钟脉冲输入端CP、CP。

AB

两个清零输入端Ro(1)、Ro(2)，两个置“9”输入端R9(1)…R9(2)，四个输出端

QDQCQBQA，两个NC端(空脚)。从功能表看出其功能。

当R9(1)…R9(2)两个输入端全为“1”时，无论Ro(1)、Ro(2)为何状态，计

数器置“9”；当Ro(1)、Ro(2)都为“1”时，R9(1)…R