时钟频率检测器 .pdfVIP

(19)中华人民共和国国家知识产权局

(12)发明专利说明书

(10)申请公布号CN102692563A

(43)申请公布日2012.09.26

(21)申请号CN201210156889.3

(22)申请日2012.05.18

(71)申请人大唐微电子技术有限公司

地址100094北京市海淀区永嘉北路6号

(72)发明人赵红敏龚宗跃孙东昱

(74)专利代理机构北京安信方达知识产权代理有限公司

代理人栗若木

(51)Int.CI

G01R23/15

权利要求说明书说明书幅图

(54)发明名称

时钟频率检测器

(57)摘要

本发明提供了一种时钟频率检测

器。涉及数字电路领域；解决了模拟电路

成本高、不易于移植的问题。该时钟频率

检测器包括：用于二分频的分频器，该分

频器以待检测时钟为输入，该分频器的输

出连接至将所述待检测时钟采样至参考时

钟域的采样器；所述将所述待检测时钟采

样至参考时钟域的采样器的输出连接至对

参考时钟域的待检测时钟进计数的待检测

时钟计数器。本发明提供的技术方案适用

于ASIC电路，实现了低成本易于移植的

数字电路时钟频率检测器。

法律状态

法律状态公告日法律状态信息法律状态

权利要求说明书

1.一种时钟频率检测器，其特征在于，包括：

用于二分频的分频器，该分频器以待检测时钟为输入，该分频器的输出连接至将所

述待检测时钟采样至参考时钟域的采样器；

所述将所述待检测时钟采样至参考时钟域的采样器的输出连接至对参考时钟域的待

检测时钟进计数的待检测时钟计数器；

所述待检测时钟计数器具有两路输入，一路输入为参考时钟，另一路输入连接至所

述采样器的输出，所述待检测时钟计数器的输出和根据参考时钟计数周期计时的参

考时钟计时器的输出分别连接至在所述待检测时钟计数器的输出高于时钟计数上限

时发出高频告警、在所述待检测时钟计数器的输出低于时钟计数下限时发出低频告

警的比较器的两路输入；

所述参考时钟计时器的输入为一路参考时钟信号，在根据参考时钟计数周期计时到

时后输出触发信号至所述比较器。

2.根据权利要求1所述的时钟频率检测器，其特征在于，所述比较器包含存储有所

述时钟计数上限和所述时钟计数下限的存储单元、在产生高频告警时输出高电平的

高频检测器和在产生低频告警时输出高电平的低频检测器。

3.根据权利要求1所述的时钟频率检测器，其特征在于，待检测时钟计数器具体为

在所述参考时钟计时器到时后复位的待检测时钟计数器。

4.根据权利要求1所述的时钟频率检测器，其特征在于，所述待检测时钟的工作范

围为500KHz至8MHz。

Claim5.根据权利要求1或4所述的时钟频率检测器，其特征在于，所述参考时

钟的频率为32MHz，模块反应时间为30us。

6.根据权利要求2所述的时钟频率检测器，其特征在于，该时钟频率检测器还包括

在接收到高电平输入时即产生异常处理中断(interrupt)信号的异常处理信号发生器，

该异常处理信号发生器的两路输入分别连接于所述高频检测器的输出和所述低频检

测器的输出。

说明书

技术领域

本发明涉及数字电路领域，尤其涉及一种时钟频率检测器。

背景技术

时钟频率检测器是广泛应用于高安全ASIC设计的电路模块。该模块实时检测时钟

信号频率是否符合芯片工作的正常范围，如检测到时钟低频低于工作频率或高频高

于工作频率则产生报警，达到及时保护芯片的目的。

目前时钟频率检测器设计主要由模拟电路实现，如图1所示，包括参考时钟源、鉴

频电路及输出电路三部分。参考时钟源为一定频率的方波发生器，鉴频电路完成输

入时钟频率与参考时钟频率的比较，由比较高低分别输出零电平或脉冲波，令该信

号通过输出传输门，可得相应高低电平。

现有时钟频率检测器由模拟电路实现，所占芯片面积较大，不利于低