基于FPGA的DDS设计 _原创精品文档.pdfVIP

一、实验名称：基于FPGA的DDS信号源设计

二、技术规范：

1.实验目标：

设计一个直接数字频率合成(DDS，DirectDigital

Synthesis)，DDS是一种新型的频率合成技术。DDS技术是一

种把一系列数字形式的信号通过DAC转换成模拟信号的合成

技术。

DDS技术具有频率切换时间短，频率分辨率高，频率稳定

度高，输出信号的频率和相位可以快速切换，输出相位可连

续，并且在改变时能够保持相位的连续，很容易实现频率、

相位和幅度的数字控制。它在相对带宽、频率转换时间、相

位连续性、高分辨率以及集成化等一系列性能指标方面远远

超过了传统频率合成技术。因此在现代电子系统及设备的频

率源设计中，尤其在通信领域，直接数字频率合成器的应用

越来越广泛。

2.实现功能：

本实验最后将设计出一个具有频率控制和相位移控制功能的

DDS。

3.引脚：

第1页

本实验有三个输入端口，8位的频率控制字端口，分别接8

个开关按键，8位的相位控制字端口，分别接另外的8个开关

按键，系统时钟输入端口；一个8位输出端口，接D/A的输

入端口。FPGA板上的时钟频率为50MHz，本实验将其10分频

后得到5MHz再使用。

三．总体设计方案；

1.DDS原理：

实验采用目前使用最广泛的一种DDS方式是利用高速存

储器作查找表，然后通过高速DAC输出已经用数字形式存储

的波形。

图1：DDS系统的基本原理图

图1中虚方框部分是DDS的核心单元，它可以采用

CPLD/FPGA来实现。图中的相位累加器由Ｎ位全加器和Ｎ位

累加寄存器级联而成，可对频率控制字的二进制码进行累加

运算，是典型的反馈电路。

频率控制字M和相位控制字分别控制DDS输出正(余)弦波

的频率和相位。每来一个时钟脉冲，相位寄存器以步长M递

增。相位寄存器的输出及相位控制字相加，其结果作为正(余)

弦查找表的地址。正(余)弦查找表的数据存放在ROM中，内

部存有一个周期的正弦波信号的数字幅度信息，每个查找表

第2页

的地址对应于正弦波中0°～360°范围内的一个相位点。查

找表把输入的址信息映射成正(余)弦波的数字幅度信号，同

时输出到数模转换器DAC的输入端，DAC输出的模拟信号经

过低通滤波器(LPF)，可得到一个频谱纯净的正(余)弦波。

DDS具体工作过程如下：每来一个时钟脉冲clk，N位全

加器将频率控制数据M及累加寄存器输出的累加相位数据N

相加，把相加后的结果送至累加寄存器的输入端。累加寄存

器一方面将上一时钟周期作用后所产生的新的数据反馈到加

法器的输入端，以使加法器在下一时钟的作用下继续及频率

控制数据M相加；另一方面将这个值作为取样地址值送入幅

度/相位转换电路，此电路根据取样地址输出相应的波形数

据。最后经D/A转换器和低通滤波器将波形数据转换成所需

要的模拟波形。

DDS输出信号的频率由下式决定：q=(MN)×clk(M代

2/22

表取样点数，M为频率控制字、2N代表存储器中存储数据的

多少，N代表累加器的位数，clk代表基准时钟频率)。调

节M可以改变取样的点数，从而改变频率。

假定基准时钟为70MHz，累加器为16位，则clk=70MHz，

Y=216=65536(N＝16)，设M＝12则X=212＝4096，所以

q=(4096/65536)×70=4.375MHz。可见，通过设定相位累加