PCB设计软件：Mentor Graphics Expedition二次开发_（19）.PCB设计中的常见问题及解决方法.docx

PAGE1

PAGE1

PCB设计中的常见问题及解决方法

在使用MentorGraphicsExpedition进行PCB设计时，经常会遇到一些常见的问题。这些问题不仅会影响设计的效率，还可能导致最终产品不符合预期。本节将详细介绍这些问题及其解决方法，帮助设计者提高设计质量和效率。

1.信号完整性问题

1.1问题描述

信号完整性问题主要出现在高速信号传输中，如LVDS、DDR、PCIe等。常见的信号完整性问题包括反射、串扰、延迟和抖动。这些问题可能导致信号质量下降，影响电路的正常工作。

1.2解决方法

1.2.1阻抗匹配

阻抗匹配是解决反射问题的关键。通过合理设置走线的阻抗，可以减少信号反射，提高信号质量。

举例

假设我们设计一个DDR3内存接口，需要设置差分对的阻抗为100欧姆。

#设置差分对阻抗

defset_differential_impedance(dif_pair,target_impedance):

设置差分对的阻抗

:paramdif_pair:差分对名称

:paramtarget_impedance:目标阻抗

#打开Expedition

app=Expedition.Application()

#获取当前项目

project=app.ActiveProject

#获取差分对对象

dif_pair_obj=project.DifferentialPairs(dif_pair)

#设置目标阻抗

dif_pair_obj.Impedance=target_impedance

#调用函数设置差分对阻抗

set_differential_impedance(DDR3_DQ,100)

1.2.2串扰控制

串扰是由于信号线之间的电磁干扰引起的。通过合理布局和增加屏蔽线，可以有效减少串扰。

举例

假设我们设计一个高速信号线，需要在相邻信号线之间增加屏蔽线。

#增加屏蔽线

defadd_shielding_line(signal_line,shield_line):

在信号线之间增加屏蔽线

:paramsignal_line:信号线名称

:paramshield_line:屏蔽线名称

#打开Expedition

app=Expedition.Application()

#获取当前项目

project=app.ActiveProject

#获取信号线对象

signal_line_obj=project.SignalLines(signal_line)

#获取屏蔽线对象

shield_line_obj=project.SignalLines(shield_line)

#设置屏蔽线为相邻信号线的屏蔽线

signal_line_obj.ShieldingLine=shield_line_obj

#调用函数增加屏蔽线

add_shielding_line(LVDS_TX,LVDS_SHIELD)

1.2.3延迟控制

延迟控制是确保高速信号同步的关键。通过合理设置走线长度和路径，可以减少信号延迟。

举例

假设我们设计一个DDR3内存接口，需要确保数据线和时钟线的延迟一致。

#设置信号线长度

defset_signal_length(signal_line,target_length):

设置信号线的长度

:paramsignal_line:信号线名称

:paramtarget_length:目标长度

#打开Expedition

app=Expedition.Application()

#获取当前项目

project=app.ActiveProject

#获取信号线对象

signal_line_obj=project.SignalLines(signal_line)

#设置目标长度

signal_line_obj.Length=target_length

#调用函数设置信号线长度

set_signal_length(DDR3_DQ,100)#单位：毫米

set_signal_length(DDR3_CLK,100)#