基于FPGA的交通灯控制器的设计与实现 .pdfVIP

基于FPGA的交通灯控制器的设计与实现

金春花

【摘要】以QuartusⅡ软件为设计平台,采用VerilogHDL语言,运用自上而下的

模块化设计思路完成了十字路口的交通灯控制器设计,最后通过编译、仿真并下载

至FPGA芯片中验证了其设计的正确性.该控制器较传统交通灯控制电路具有外围

电路少、开发周期短、功能拓展灵活及带有紧急情况禁止所有车辆通行功能等优点.

【期刊名称】《闽西职业技术学院学报》

【年(卷),期】2015(017)003

【总页数】5页(P113-117)

【关键词】FPGA;Verilog;交通灯控制器

【作者】金春花

【作者单位】九江职业大学,江西九江332000

【正文语种】中文

【中图分类】TM923.48

可编程逻辑器件作为现代电子设计必威体育精装版技术的结晶，融合了应用电子技术、计算机

技术、信息处理及智能化技术的必威体育精装版成果，具有硬件测试和实现快捷、开发效率高、

技术维护简单、成本低、工作可靠性好等特点。而现场可编程门阵列(FPGA)是超

大规模可编程逻辑器件中的一种，通过改变其的配置信息，采用不同的编程方式，

能够反复使用，而且用户可根据需要对其功能进行重定义，以满足不同设计的需求。

因此，基于FPGA的交通灯控制器与传统的交通灯控制电路相比，具有灵活性强、

集成度高、可靠性好、速度快等优点[1]。

根据系统预设功能的需要，采用自上而下的设计方法，设计一种基于FPGA的交

通灯控制器，具有指挥南北方向和东西方向车道交替运行、路口左拐信号指示及紧

急情况禁止所有车辆通行的功能。交通灯控制器结构框图如图1所示，主要包括

分频器、计时器、译码器及控制器模块4部分[2]。

（1）分频模块：分频模块用于对系统时钟进行分频。由于计时器要进行60s倒

计时，因此分频模块需要将系统高频时钟分频得到周期为1s的基准时钟脉冲信号

用于计数器的计数时钟信号。

（2）计时模块：此模块用于对交通灯亮灯时间进行计时。因为交通灯显示通常采

用倒计时方式，所以此计时器实为模为60的递减计时器，并要求其主干通过绿灯

倒计时至30s时，发出左拐信号由红灯转变绿灯的功能。

（3）控制器模块：该模块是本系统的核心模块，实现指示交通的功能，可实现5

种不同工作状态的转换控制。

2.1分频模块设计与实现

根据设计要求，分频模块要把输入为2MHz的时钟信号分频为百分秒计数模块所

需的1Hz的时钟信号，因此分频次数为2000000。在QuartusII软件中新建项

目工程traffic_lights，并新建div.v文件，输入相应代码。由于计数个数较大，采

用modelsim软件来对其进行功能仿真，验证设计的正确性。用QuartusII软件

生成的分频模块电路符号如图2所示，功能仿真波形图如图3所示。

从图3可以看出，每当计数器对时钟信号clk计数达到1000000个时，clk_1将

反向一次，因此clk_1周期为clk的2000000倍，即实现了对2M的系统时钟

2000000次分频，分频后的时钟信号同期为1s，即计时的最小单位。

2.2计时器模块的设计与实现

计时器模块实质为模60的倒计数器，当倒计时至30s时，将产生正在绿灯通行

的通道左拐红灯转绿灯控制信号，由于南北通道和东西通道计时显示同步，因此可

共用同一计时模块。计时器模块接口信号定义如表1所示。

当rst信号为低电平时，所有信号灯均为红灯，计数显示为60s。在上述新建项目

工程traffic_lights中，新建time_cnt.v文件，输入相应代码，将其设置为顶层文

件，并就该模块进行功能仿真，验证设计的正确性。用QuartusII软件进行的功能

仿真波形图和生成的计时器模块电路符号分别如图4、图5所示[3]。

从图4中可以看出倒计时功能及复位功能的正确性，同时也可以看出当计数为30

s时，Y1由0变为1，即如期实现了左拐信号灯控制信号。

2.3控制器模块设计与实现

根据交通灯的工作过程，可将交通灯的工作过程分为以下5个状态[4]，如表2所

示。

该模块采用状态机设计方法实现状态的控制功能，模块电路符号如图6所示。

light1-light4分别代表南北通道直行、左拐，以及东西通道直行和左拐信号灯，

仿真波形图中的高电平代表绿灯，低电平代表红灯。仿