基于FPGA的交通灯设计 .pdfVIP

姓名：周泉学号：1100030080实验九具有倒计时显示功能的红黄绿三色交通灯设计

摘要

本实验为自主选题设计实验，实验选择具有倒计时显示功能的红黄绿三色交

通设计，实验中采用verilogHDL作为设计功能描述语言，选用Altera公司的

MAXIIEPM240T100C5最为主控芯片，实验报告中简要介绍了MAXII系列器件，

并给出了设计电路图，详细的介绍了交通灯的设计流程，实验报告中还附有实验

代码实验结果照片图。

实验项目背景

交通灯为日常生活中常见的设施，交通灯通常指由红、黄、绿三种颜色灯组

成用来指挥交通的信号灯。绿灯亮时，准许车辆通行，黄灯亮时，已越过停止线

的车辆可以继续通行；红灯亮时，禁止车辆通行。本实验正是按照交通灯的这种

指示功能设计的，因此本实验不仅能锻炼自己的实际动手操作能力，解决实际问

题的能力，加深自己对verilog设计流程的认识，而且还具有很强的实际意义。

MAXII系列器件简介

选用Altera公司目前市场性价比最高的MAXII系列的CPLD。

Altera推出的MAXII器件系列是一款革命性的CPLD产品。它基于突破性

的CPLD架构，提供业界所有的CPLD系列中单个IO管脚最低成本和最小功耗。

这些器件采用想你的查表体系，采用TSMC的0.18um嵌入Flash工艺，使其裸片

尺寸仅为同样工艺器件的1/4。

MAXII系列和上一代MAX产品相比，成本降低了一半，功耗只有其1/10，

同时保持了MAX系列原有的瞬态启动、单芯片、非易失性和易用性。新的系列器

件容量翻了两番，性能是上一代MAXCPLD的两倍多，是消费类、通信、工业和

计算机产品的设计者能够采用MAXII系列器件代替昂贵和不够灵活的小型ASIC

和ASSP。

以下主要介绍MAXII系列器件的主要特征。

1.成本优化的架构：新型MAXIICPLD架构包括基于LUT的LAB阵列、非易失

性Flash存储模块和JTAG控制电路。

2.低功耗：MAXII器件是动态功耗较低的CPLD。

3.高性能：MAXII器件支持高达300Mhz的内部时钟，可为用户提供更高的系

统及性能。通过改善布线结构管脚间的延时与其他同容量的CPLD相比大大降低，

目前降低到3.6ns。MAXII系列管脚与管脚之间的最大延时表一：

表一MAXII系列管脚与管脚之间的最大延时

参数EPM240EPM570EPM1270EPM2210单位

tPD14.55.46.06.6ns

tPD23.63.63.63.6ns

其中tPD1为最大距离管脚之间的延迟时间（即对角上的管脚之间），tPD2

姓名：周泉学号：1100030080实验九具有倒计时显示功能的红黄绿三色交通灯设计

为最小距离管脚的延迟时间（即相邻的管脚之间）。

4.用户Flash存储器：MAXIICPLD内的用户Flash存储器是一个8k比特，用

户可访问且可编程的Flash存储器块，课用于用户自己定义的数据。

5.实时在系统可编程能力（ISP）：MAXII器件支持实时在系统可编程，允许

用户编程正在工程的器件。

6.灵活的多点压MultiVolt内核：MAXII架构支持MultiVolt，允许器件在1.8V、

2.5V或3.3V电压环境下工作。

7.JTAG翻译器：MAXIICPLD具有一种被称为JTAG翻译器的功能，这种功能

允许通过MAXII器件执行定制的JTAG指令，配置单板上不兼容的JTAG协议

的器件，从而简化了单板管理。

8.I/O能力：MAXIICPLD的I/O能力加强了其易用性和系统能力。表二列出

了MAXII器件支持的I/O标准。表三列出了MAXII的I/O特性及其优势。