北邮 信息安全专业 第5章 硬件冗余设计技术 容错计算技术课件.pdf

北邮 信息安全专业 第5章 硬件冗余设计技术 容错计算技术课件.pdf

此“教育”领域文档为创作者个人分享资料,不作为权威性指导和指引,仅供参考
  1. 1、本文档共144页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多

硬件冗余设计技术容错计算技术

硬件冗余设计技术

ih

第一节硬件表决系统

第二节待命储备系统

第三节混合冗余系统

第四节硬件二模冗余系统

第五节可重构的五模系统

第六节硬件冗余结构综述

硬件冗余设计技术容错计算技术

第一节硬件表决系统

简单的表决系统(TMR)

二NMR系统

三分段表决系统

四.三模-单模自净系统

五.典型表决电路

硬件冗余设计技术容错计算技术

第一节硬件表决系统

ih

-.三模表决系统(TMR)

TripeModularRedundancy

三个模块同时执行一样的操作,以

多数相同的输出作为该表决系统的正确

输出。

通常称为三中取二

“少数服从多数”

硬件冗余设计技术容错计算技术

第一节硬件表决系统

F=MiM2M3+MiM2M3+MiM2M3+M1M2M3

=M2M3+MiM2+MiM3

硬件冗余设计技术容错计算技术

第一节硬件表决系统

■TMR表决电路

JL乙J乙J4JJL4J

=肛叫+画也+加幽3

Ml

M2

M3

硬件冗余设计技术容错计算技术

第一节硬件表决系统

■TMR可靠度

设三个模块的可靠度相等,为R⑴。

忽略表决电路的失效。

RTMR⑴=3{♦⑺•7?(0[1-尺(-}+尺⑺•尺⑺•R⑴

=3R\t)-2R\t)

=3e一2力_2尸

硬件冗余设计技术容错计算技术

第一节硬件表决系统

i——―

・TMR的MTBF

(MTBF%MR=f®3-21方)力

51

——■--

62

硬件冗余设计技术容错计算技术

第一节硬件表决系统

R与RTMR的比较

AtR=〃RTMR=3R2-2R3

10.3680.306

0.6930.50.5

0.50.6070.657

文档评论(0)

xzbyw118 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档