集成电路课程设计报告 .pdfVIP

【

集成电路课程设计报告

X126版图提取与电路分析

-

]

姓名：刘慧超

)

学号：5

·

指导教师：韩良

*

成绩：

哈尔滨工业大学（威海）电子科学与技术系

2014-11-1

目录

第1章课程设计的要求1

课程设计的目的1

课程设计的要求1

第2章课程设计的内容2

基本内容2

扩展部分2

第3章课程设计的步骤3

前期准备3

版图提取4

LVS5

电路仿真与分析8

版图绘制11

第4章课程设计的心得14

第1章课程设计的要求

1.1课程设计的目的

掌握较大工程的基本开发技能

培养运用Cadence工具进行硬件开发的能力

培养集成电路设计的基本能力

1.2课程设计的要求

掌握集成电路典型制造工艺流程及其所需的光刻掩膜版，以及每块光刻掩膜

版的作用，能够识别集成电路版图；

掌握集成电路性能与电路结构和器件尺寸之间的关系，能够正确分析和设计

电路，学会电路图录入和电路模拟软件（spice）的使用；

掌握集成电路性能与版图布局布线之间的关系，能够合理进行版图规划；

掌握集成电路版图设计规则的含义以及消除或减小寄生效应的措施，能够正

确设计集成电路版图，学会版图录入和版图设计规则检查（DRC）软件的使用；

学会电路与版图一致性检查（LVS）、版图参数提取（LPE）及版图后模拟软件

的使用。

第2章课程设计的内容

2.1基本内容

版图提取

根据所给电路的版图信息，提取出电路原理图。

LVS

验证提取到的原理图与版图信息的一致性，确保版图提取正确。

电路分析

根据提取出的原理图，简单分析电路完成的功能。

仿真

运行Cadence软件自带的仿真功能，对提取出的原理图做功能仿真，验证电路的

功能。

绘制版图

将原有版图中所有元器件的参数尺寸缩小一倍，重新绘制版图。

DRC

版图规则校验，确保版图绘制符合所用工艺的要求，确保版图的规则性。

版图后LVS

重新编辑原理图，将所有的元器件参数尺寸缩小一倍，然后对新绘制的版图和原

理图进行LVS校验，确保版图电路的一致性。

2.2扩展部分

版图参数提取LPE

从生成的版图中提取关键参数，例如寄生电容、耦合电容以及电路延迟等，从而

进行更精确的仿真。

版图后仿真

版图设计完成以后，将寄生参数、互连延迟反标到所提取的电路网表中进行仿真，

对电路进行分析，确保电路符合设计要求。

第3章课程设计的步骤

3.1前期准备

开发平