一种高精度数字频率脉冲输出的方法 .pdf

(19)中华人民共和国国家知识产权局

(12)发明专利说明书

(10)申请公布号CN104518789A

(43)申请公布日2015.04.15

(21)申请号CN201410839011.9

(22)申请日2014.12.30

(71)申请人西安奇维科技股份有限公司

地址710000陕西省西安市高新区锦业路69号创业研发园C区8号

(72)发明人王欣陆音苟春国

(74)专利代理机构西安亿诺专利代理有限公司

代理人康凯

(51)Int.CI

H03L7/099

权利要求说明书说明书幅图

(54)发明名称

一种高精度数字频率脉冲输出的方

法

(57)摘要

一种高精度数字频率脉冲输出的方

法，该方法提供一个FPGA芯片和一个外

部时钟，将该外部时钟作为系统时钟，利

用芯片内部锁相环倍频出2路250MHz的

内部时钟，2路时钟相位相差180度。每路

时钟的误差为4ns，两路时钟误差互补，再

加入使得精度提高到2ns。本发明利用

FPGA硬件电路、verilog语言设计一种算

法，使得脉宽输出的脉宽精度可高达2ns，

中断事件的脉宽输出间隔精度可高达2ns。

法律状态

法律状态公告日法律状态信息法律状态

权利要求说明书

1.一种高精度数字频率脉冲输出的方法,其特征在于:该方法提供一个FPGA芯片和

一个外部时钟,将该外部时钟作为系统时钟,利用芯片内部锁相环倍频出2路

250MHz的内部时钟,2路时钟相位相差180度;每路时钟的误差为4ns,两路时钟误差

互补,再加入使得精度提高到2ns。

2.根据权利要求1所述高精度数字频率脉冲输出的方法,其特征在于:所述2路

250MHz的内部时钟其中一路时钟做为参考时钟,另一路时钟做为辅助时钟,参考时

钟用于粗精度的计算,先产生出一个误差为4ns的参考值,再通过辅助时钟根据实际

情况对误差为4ns的参考值进行2ns的正、负补偿,从而使得整体精度提高到2ns。

3.根据权利要求1或2所述高精度数字频率脉冲输出的方法,其特征在于:所述补偿

算法具体是利用相邻正负相位时钟下输出的相邻两路脉冲信号,将这两路脉冲信号

经过异或门处理,则在输出端可得出两个2ns脉冲,脉冲间隔为2ns;将这两路脉冲信

号经过与门处理,则在输出端得出一路2ns脉冲信号;将上述输出端所输出的3个2ns

脉冲信号用计数器标记,则可在输出端选择输出任意占空比和任意频率的脉冲;也可

以利用外部中断信号,控制中断与脉宽之间输出的时间间隔,精度可高达2ns。

4.根据权利要求3所述高精度数字频率脉冲输出的方法,其特征在于:所述外部时钟

为50MHz的外部晶振时钟。

5.根据权利要求4所述高精度数字频率脉冲输出的方法,其特征在于:所述FPGA芯

片采用XILINX公司生产的型号为SPARTAN6系列的芯片。

说明书

p技术领域

本发明涉及一种数字频率脉冲输出的方法,具体涉及一种高精度数字频率脉冲输出

的方法,输出数字频率脉冲信号宽度高达2ns精度。

背景技术

目前,现有的频率数字卡脉冲输出信号的精度主要根据频率计卡内部的时钟频率有

关,精度大约都保持在us级范围。

发明内容

为了克服上述现有数字脉宽测量方法的弊端,本发明利用FPGA硬件电路、verilog

语言设计一种算法,使得脉宽输出的脉宽精度可高达2ns,中断事件的脉宽输出间隔

精度可高达2ns。

本发明解决其技术问题所采用的技术方案是:

一种高精度数字频率脉冲输出的方法,其特殊之处在于:该方法提供一个FPGA芯片

和一个外部时钟,将该外部时钟作为系统时钟,利用芯片内部锁相环倍频出2路

250MHz