VHDL期末考试题_原创文档.pdfVIP

VHDL期末考试题_原创文档.pdf

此“教育”领域文档为创作者个人分享资料,不作为权威性指导和指引,仅供参考
  1. 1、本文档共12页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

2.一般将一个完整的VHDL程序称为设计实体

3.VHDL设计实体的基本结构由库、程序包、实体、结构体和配置组成。

不区分大小写。

5.常用的库:libraryieee,程序包:use

程序的基本结构至少应包括实体、结构体和对库的引用声明。

7.在VHDL程序中使用的文字、数据对象、数据类型都需要事先声明。

8.VHDL的实体由实体声明和结构体组成。VHDL的实体声明部分指定了设计单元的输入出端

口或引脚,它是设计实体对外的一个通信界面,是外界可以看到的部分。VHDL的结构体用

来描述实体的逻辑结构和逻辑功能,它由VHDL语句构成,是外界看不到的部分。

9.端口方向模式:IN(输入)、OUT(输出构造体内部不能再使用)、INOUT(双向)、BUFFER

(缓冲构造体内部可再使用)

10.VHDL的标识符名必须以(字母开头),后跟若干字母、数字或单个下划线构成,但最后

不能为(下划线),不能连续两个下划线相连。

11.为信号赋初值的符号是(:=);程序中,为变量赋值的符号是(:=),为信号赋值的符

号是(=)

12.VHDL的数据类型包括标量类型、复合类型、存储类型和文件类型

请列出3个VHDL语言的数据类型,如实数、位等。位矢量,字符,布尔量,整数,字符

串,时间,错误等级,自然数,正整数。

13.VHDL的操作符包括逻辑、算术、关系和并置四类

14.可编程逻辑器件:CPLD、FPGA、GAL、PLA、PAL(早期)

CPLD(复杂可编程逻辑器件):基于乘机项技术构造的可编程逻辑器件,不需要配置外部

程序寄存芯片

FPGA():基于查找表技术构造的可编程逻辑器件,需要配置外部程序寄

现场可编程门阵列

存芯片

客体或数据对象:常量、信号、变量(可被多次赋值)、文件。

16.一个VHDL程序中可以使用多个进程process语句,一个设计实体可以拥有多个结构体。

的预算操作包括:逻辑运算符、关系运算符、乘法运算符(优先级)

逻辑运算符、关系运算符、加减并置运算符、正负运算符、乘法运算符、

中std_logic类型:‘Z’表示高阻,‘X’表示不确定

19.将一个信width定义为一个4位标准逻辑向量为:signalwidth:std_logic_vector(3

downto0)

variablea:bit_vector(3downto0)

定义一个变量a,数据类型为4位位向量:

20.赋值语句是并行执行,IF语句是串行执行。

21.标准逻辑是一个具有九值逻辑的数据类型

22.表示‘0’‘1’两值逻辑的数据类型是bit,表示‘0’‘1’‘Z’等九值逻辑的数据类型

是std_logic,表示空操作的数据类型是NULL

23.=是小于等于关系运算符,又是赋值运算操作符

/=是不相等操作符,功能是在条件判断是判断操作符两端不相等。

NOT是逻辑运算符,表示取反,在所有操作符中优先级最高。

30.并置运算符的功能是把多个位或位向量合并为一个位向量。

24.位类型的初始化采用字符,位矢量用字符串

25.进程必须位于结构体内部,变量必须定义于进程内部

26.进程执行的机制是敏感信号发生跳变

27.VHDL语言可以有以下3种形式的子结构描述语句:BLOCK语句结构;PROCESS语句结

构和SUBPROGRAMS结构。

29整型对象的范围约束通常用range关键词,位矢量用downto/to关键词。

31.判断CLK信号上升沿到达的语句是ifclk’eventandclk=‘1’then.

32.IF语句各条件间具有不同的优先级。

33、任何时序电路都以时钟为驱动信号,时序电路只是在时钟信号的边沿到来时,

其状态才发生改变。

34、Moore状态机输出只依赖于器件的当前状态,与输入信号无关。

35.、IF语句根据指定的条件来确定语句执行顺序,共有3种类型:用于门闩控制的

文档评论(0)

132****6651 + 关注
实名认证
文档贡献者

初中毕业生

1亿VIP精品文档

相关文档