《数字逻辑简明教程》课件第3章.ppt

3.接地和安装工艺

正确的接地技术对于降低电路噪声是很重要的。方法是将电源地与信号地分开，先将信号地汇集在一点，然后将二者用最短的导线连在一起，以避免含有多种脉冲波形（含尖峰电流）的大电流引到某数字器件的输入端而破坏系统正常的逻辑功能。此外，当系统中同时有模拟和数字两种器件时，同样需将二者的地分别连在一起，然后再选用一个合适共同点接地，以免除二者之间的影响。必要时，也可设计模拟和数字两块电路板，各备直流电源，然后将二者的地恰当地连接在一起。在印制电路板的设计或安装中，要注意连线尽可能短，以减少接线电容产生寄生反馈而引起的寄生振荡。这方面更详细的介绍，可参阅有关文献。某些典型电路应用设计也可参考集成数字电路的数据手册。

此外，CMOS器件在使用和储藏过程中要注意静电感应导致损伤的问题。静电屏蔽是常用的防护措施。 3.4开路门与三态门

3.4.1开路门

开路门有TTL的集电极开路门(OC门)和CMOS的漏极开路门(OD门），其逻辑符号如图3－6所示。图3－6开路门之所以出现开路门，是因为在实际中往往要求将多个门输出端并联使用，而一般的门电路不允许输出端并联使用。因为当一个门输出是高电平，另一个门输出是低电平时，则输出为高电平的门将向输出为低电平的门灌入很大的电流，其结果是：烧坏器件；产生逻辑上的错误，输出的电平既非高电平也非低电平，使得系统无法正常工作。图3－7一般门电路并联使用开路门使用时应注意两点：

(1)使用时，输出端与直流电源之间要外接电阻R,

如图3－8所示，这样开路门才能正常工作。图3－8开路门并联使用(2)开路门并联使用完成“与”的逻辑功能，称为“线与”。开路门输出并联使用，此时门电路的电流均是直流电源通过电阻R直接提供。开路门还可用作电平转换，如图3－9所示电路，将+5V高电平转换为12V高电平。图3－9电平转换3.4.2三态门

三态门的出现，是适应数字系统采用总线结构的需要。三态门具有三种状态，除了高电平(“1”)、低电平(“0”)外，还有高阻态，其电路和功能表如图3－10所示。图3－10三态门电路及其功能表

(a)高电平控制；(b)低电平控制这里以CPU为例说明三态门的应用。CPU采用总线结构，共有数据总线DB、地址总线AB和控制总线CB，所有的外部设备均连到总线上，而CPU每一时刻只能和一个外部设备交换信息，为保证信息可靠的传送，要求其他外部设备必须与总线断开（即呈现高阻态）。这就要求所有连在总线的外部设备的接口电路，必须具有三态结构。以图

3－11为例，CPU总线连有四个外部设备，A、B、C、D，它们的EN端均是低电平选中。如系统要与外部设备A交换信息，首先向A发出选中信号，即ENA=0,其余的EN端均为高电平，使其与总线之间呈现高阻态(即与总线断开)。这样保证外设A与CPU的信息交流。图3－11总线结构上三态门的应用3.5集成逻辑门电路使用中的实际问题



3.5.1接口电路

1.TTL与CMOS门的接口

凡是和TTL门兼容的CMOS门(如74HCT××和74ACT××系列CMOS门)可以和TTL的输出端连接，不必外加元器件。当CMOS门的逻辑电平与TTL不同，但两者的电源电压相近时，可以在TTL门的输出端和UDD之间接入上拉电阻R1，以提高TTL门的输出高电平。如图3－12(a)所示，这样当TTL与非门有一个输入端接低电平时，流过R1的电流很小，使其输出高电平接近UDD，满足CMOS门的要求。R1的取值方法和OC门的上拉电阻的取值方法相同(约在几百欧到几千欧之间)。当UDDUCC时，上述方法不再适用。否则，会使TTL所承受反压(约为UDD)超过其耐压极限而损坏。解决的方法之一是在TTL门和CMOS门之间插入一级OC门，如图3－12(b)所示(OC门的输出管均采用高反压管，其耐压可高达30V以上)。另一种方法是采用专用于TTL门和CMOS门之间的电平移动器，如CC40109。它实际上是一个带电平偏移电路的CMOS门电路。它有两个供电端钮UCC和UDD。若把UCC端接TTL的电源，把UDD端接CMOS的电源，则它能接收TTL的输出电平，而向后级CMOS门输出合适的UIH和UIL。应用电路如图3－12(c)所示。图3－12TTL→CMOS的接口2.CMOS门与TTL门的电平匹配

CMOS门的UOH≈UDD