《数字逻辑简明教程》课件第8章.pptVIP

图8－22例8－2化简的卡诺图图8－23例8－2的FPLA阵列图4.PAL电路

可编程阵列逻辑器件PAL，是20世纪70年代后期推出的PLD器件。它采用可编程与门阵列、固定连接或门阵列和输出电路三部分组成的基本结构形式，一般采用熔丝编程技术实现与门阵列的编程。图8－24是PAL编程前的结构图，它的每个输出信号包含两个与项。图8－24PAL的基本结构PAL有许多产品型号，不同型号的器件其内部与阵列的结构基本上是相同的，但输出电路的结构和反馈方式却不相同。

PAL具有如下三个优点:

(1)提高了功能密度，节省了空间。通常一片PAL可以代替4~12片SSI或2~4片MSI。同时，虽然PAL只有20多种型号，但可以替代90%的通用SSI、MSI器件，因而进行系统设计时，可以大大减少器件的种类。

(2)提高了设计的灵活性，且编程和使用都比较方便。

(3)有上电复位功能和加密功能，可以防止非法复制。5.GAL电路

PLA器件的发展经逻辑设计带来了很大的灵活性，但它还存在着不足之处:一方面，它采用熔丝连接工艺，只能一次性编程，因而使用者要承担一定的风险;另一方面,PAL器件输出电路结构的类型繁多，会给用户带来不便。

GAL是Lattice公司于1985年首先推出的新型可编程逻辑器件。它采用了电擦除、电可编程的E2CMOS工艺制作，可以用电信号擦除并反复编程上百次。GAL器件输出端设置了可编程的输出逻辑宏单元OLMC(OutputLogicMacroCell)，通过编程可以将OLMC设置成不同的输出方式。这样,同一型号的GAL器件可以实现PAL器件所有的各种输出电路工作模式，取代了大部分PAL器件，因此称为通用可编程逻辑器件。GAL器件分为两大类：一类为普通型GAL，其与或阵列结构与PAL相似，如GAL16V8，ispGAL16Z8，GAL20V8等；另一类为新型GAL，其与或阵列均可编程，与FPLA结构相似，主要有GAL39V8。

GAL器件有以下优点：

(1)采用电擦除工艺和高速编程方法，使编程改写变得方便、快速，整个芯片改写只需数秒钟，一片可改写100次以上。

(2)采用高性能的E2CMOS工艺，保证了GAL的高速度和低功耗。存取速度为12~40ns，功耗仅为双极性PAL器件的1/2或1/4(90mA或45mA)，编程数据可保存20年以上。(3)采用可编程的输出逻辑宏单元(OLMC)，使得GAL器件对复杂逻辑门设计具有极大的灵活性。GAL16V8可以仿真或代替20脚的PAL器件约21种。

(4)可预置和加电复位全部寄存器，具有100%的功能可测试性。

(5)备有加密单元，可防止他人抄袭设计电路。

(6)备有电子标签(ES)，方便了文档管理，提高了生产效率。正由于GAL器件具有这些优点，因此GAL器件出现后很快得到普遍应用。但GAL和PAL一样都属于低密度PLD，其共同缺点是规模小，每片相当于几十个等效门电路，只能代替2~4片MSI器件，远达不到LSI和VLSI专用集成电路的要求。另外，GAL在使用中还有许多局限性，如一般GAL只能用于同步时序电路，各OLMC中的触发器只能同时置位或清零，每个OLMC中的触发器和或门还不能充分发挥其作用，且应用灵活性差等。这些不足之处，都在高密度PLD中得到了较好的解决。6.高密度可编程逻辑器件

通常将集成密度大于1000个等效门/片的PLD称为高密度可编程逻辑器件(HDPLD),它包括可擦除可编程逻辑器件EPLD、复杂可编程逻辑器件CPLD和现场可编程门阵列FPGA三种类型。20世纪90年代以后，高密度可编程逻辑器件在集成密度、生产工艺、器件的编程和测试技术等方面发展都十分迅速。目前HDPLD的集成密度一般可达数千和上万门，CPLD和FPGA的集成度最多已可达25万等效门。CPLD的最高工作速度已达180MHz，FPGA的门延迟已小于3ns。可编程集成电路的线宽已发展到0.35μm，甚至已达到深亚微米级。在系统可编程技术、边界扫描技术的出现也使可编程器件在编程技术、测试技术和系统可重构技术方面有了很快的发展。目前世界各著名半导体器件公司，如Xilinx、Altera、Lattice、AMD、Atmel等，均可提供各种不同类型的EPLD、CPLD和FPGA产品。众多公司的竞争促进了可编程集成电路技术的提高，使其性能不断完善，产品日益丰富。EPLD和CPLD两种器件，其基本结构形式和PAL、GAL相似，都由可编程的与阵列、固定的或阵列和逻辑宏单元组成，但集成规模都比PAL和GAL大得多。EPLD是20世纪80年代中期Altera公司推出的