《数字逻辑简明教程》课件第4章.pptVIP

图4－62四位数字比较器74LS85逻辑图表4－1974LS85比较器功能表(1)若A3B3，则可以肯定AB，这时输出FAB=1;若A3B3，则可以肯定AB,这时输出FAB=1。

(2)当A3=B3时，再去比较次高位A2、B2。若A2B2,则FAB=1；若A2B2，则FAB=1。

(3)只有当A2=B2时，再继续比较A1、B1。

依次类推，直到所有的高位都相等时，才比较最低位。这种从高位开始比较的方法要比从低位开始比较的方法速度快。

应用“级联输入”端能扩展逻辑功能。由功能表(表4－19)的最后三行可看出，当A3A2A1A0=B3B2B1B0时，比较的结果决定于“级联输入”端，这说明：

(1)当应用一块芯片来比较四位二进制数时，应使级联输入端的“A=B”端接1，“AB”端与“AB”端都接0，这样就能完整地比较出三种可能的结果。

(2)当要扩展比较位数时，可应用级联输入端作片间连接。3.集成比较器功能的扩展

1)串联方式扩展

例如，将两片四位比较器扩展为八位比较器。可以将两片芯片串联连接，即将低位芯片的输出端FAB、FAB和FA=B分别去接高位芯片级联输入端的AB、AB和A=B，如图4－63所示。这样，当高四位都相等时，就可由低四位来决定两数的大小。图4－63四位比较器扩展为八位比较器2)并联方式扩展

当比较的位数较多，且速度要求较快时，可以采用并联方式扩展。

例如，用五片四位比较器扩展为十六位比较器，可按图4－64的方式连接。图中，将待比较的十六位二进制数分成四组，各组的四位比较是并行进行的，再将每组的比较结果输入到第五片四位比较器去进行比较，最后得出比较结果。这种方式从数据输入到输出只需要两倍的四位比较器的延迟时间，而如果采用串联方式时，则需要四倍的四位比较器的延迟时间。图4－64四位比较器扩展为十六位比较器集成比较器不仅能对两个N位二进制数进行比较，而且还能对多个N位二进制数进行比较。例如，可以利用3片四位比较器及2片四位二选一数据选择器接成4个四位二进

制数比较器。4.4组合逻辑电路中的竞争与冒险

4.4.1竞争现象

前面在分析和设计组合逻辑电路时，讨论的只是输入和输出的稳态关系，而没有涉及逻辑电路从一个稳态转换到另一个稳态之间的过渡过程，即没有考虑到门电路的延迟时间对电路产生的影响。实际上，任何一个门电路都具有一定的传输延迟时间tpd，即当输入信号发生突变时，输出信号不可能跟着突变，而要滞后一段时间。由于各个门的传输时间的差异，或者是输入信号通过的路径(即门的级数)不同造成的传输时间差异，会使一个或几个输入信号经不同的路径到达同一点的时间有差异。犹如赛跑，各个运动员到达终点的时间会有先后一样，这种现象称为竞争。图4－65竞争示意图如图4－65所示，变量A有两条路径：一条通过门1、门2到达门4；另一条通过门3到达门4。故变量A具有竞争能力，而B、C仅有一条路径到达门4，称为无竞争能力的变量。

由于集成电门电路离散性较大，因此延迟时间也不同。哪条路径上的总延时大，由实际测量而定，因此竞争的结果是随机的。下面为了分析问题方便，我们假定每个门的延

时均相同。

大多数组合逻辑电路均存在着竞争，有的竞争不会带来不良影响，有的竞争却会导致逻辑错误。4.4.2冒险现象

函数式和真值表所描述的是静态逻辑关系，而竞争则发生在从一种稳态变到另一种稳态的过程中。因此，竞争是动态问题，它发生在输入变量变化时。

当某个变量发生变化时，如果真值表所描述的关系受到短暂的破坏并在输出端出现不应有的尖脉冲，则称这种情况为冒险现象。当暂态结束后，真值表的逻辑关系又得到满足。

而尖脉冲对有的系统(如时序系统的触发器)是危险的，将产生误动作。

根据出现的尖脉冲的极性，冒险又可分为偏“1”冒险和偏“0”冒险。1.偏“1”冒险(输出负脉冲)

在图4－65中，F=AC+AB，若输入变量B=C=1，则有F=A+A。在静态时，不论A取何值，F恒为1；但是当A变化时，由于各条路径的延时不同，将会出现如图4－66所示的情况。图中tpd是各个门的平均传输延迟时间，由图可见，当变量A由高电平突变到低电平时，输出将产生一个偏“1”的负脉冲，宽度只有tpd，有时又称为毛刺。A变化不一定