电子秒表设计VHDL.pdfVIP

实用文档

一、设计题目：

基于VHDL语言的电子秒表设计（可调时，有闹钟、定时功能）

二、设计目的：

⑴掌握较复杂的逻辑设计和调试

⑵学习用原理图+VHDL语言设计逻辑电路

⑶学习数字电路模块层次设计

⑷掌握QuartusII软件及Modelsim软件的使用方法

三、设计内容：

（一）设计要求

1、具有以二十四小时计时、显示、整点报时、时间设置和闹钟的功能。

2、设计精度要求为1S。

（二）．系统功能描述

1.系统输入：系统状态及校时、定时转换的控制信号为k、set、ds；

时钟信号clk,采用实验箱的50MHz；

系统复位信号为reset。输入信号均由按键产生。

系统输出：8位LED七段数码管显示输出，蜂鸣器声音信号输出。

多功能数字钟系统功能的具体描述如下：

2.计时：set=1，ds=1工作状态下，每日按24h计时制计时并显示，蜂鸣器无声，逢整点报

时。

3.校时：在set=0,ds=0状态下，按下“k键”，进入“小时”校准状态，之后按下“k键”

则进入“分”校准状态，继续按下“k键”则进入“秒校准”状态，之后如此循环。

1）“小时”校准状态：在“小时”校准状态下，显示“小时”数码管以1Hz的频率递增计数。

2）“分”校准状态：在“分”校准状态下，显示“分”的数码管以1Hz的频率递增计数。

3）“秒”复零状态：在“秒复零”状态下，显示“分”的数码管以1Hz的频率递增计数。

4.整点报时：蜂鸣器在“59”分钟的第50—59，以1秒为间隔分别发出1000Hz，500Hz的

声音。

5.显示：采用扫描显示方式驱动8个LED数码管显示小时、分、秒。

闹钟：闹钟定时时间到，蜂鸣器发出交替周期为1s的1000Hz、500Hz的声音，持续时

间为一分钟；

6.闹钟定时设置:在set=0,ds=1状态下，按下“k”，进入闹钟的“时”设置状态，之后按下

“k键”进入闹钟的“分”设置状态，继续按下“k键”则进入“秒”设置状态,之后如

此循环。

1）闹钟“小时”设置状态：在闹钟“小时”设置状态下，显示“小时”的数码管以1Hz

的频率递增计数。

2）闹钟：“分”设置状态：在闹钟“分”设置状态下，显示“分”的数码管以1Hz的频率

递增计数。

1

实用文档

7.定时器功能：在set=1,ds=0状态下，按下“k”，进入定时器的“时”设置状态，之后

按下“k键”进入定时器的“分”设置状态，继续按下“k键”则进入“秒”设置状态,之

后如此循环。在dsk=1时，定时器以1s为单位开始倒时，当dsk=0,停止倒时，在最后的

十秒时间，蜂鸣器发出声音。

disp

OUTPUTfm

rstfm

rstINPUT

VCCclkdig[7..0]OUTPUTdig[7..0]

clkINPUT

PIN_AC23